



DK-START-GW1NZ1-V3.1

用户手册

BUG379-1.0, 2020-08-15

版权所有© 2020 广东高云半导体科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其它方式授予任何知识产权许可。除高云半导体在其产品的销售条款和条件中声明的责任之外，高云半导体概不承担任何法律或非法律责任。高云半导体对高云半导体产品的销售和 / 或使用不作任何明示或暗示的担保，包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等，均不作担保。高云半导体对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任，高云半导体保留修改文档中任何内容的权利，恕不另行通知。高云半导体不承诺对这些文档进行适时的更新。

版本信息

| 日期 | 版本 | 说明 |
|------------|-----|-------|
| 2020/08/15 | 1.0 | 初始版本。 |

目录

| | |
|----------------------|----------|
| 目录 | i |
| 图目录 | iii |
| 表目录 | iv |
| 1 关于本手册 | 1 |
| 1.1 手册内容 | 1 |
| 1.2 适用产品 | 1 |
| 1.3 相关文档 | 1 |
| 1.4 术语、缩略语 | 1 |
| 1.5 技术支持与反馈 | 2 |
| 2 开发板简介 | 3 |
| 2.1 概述 | 3 |
| 2.2 开发板套件 | 4 |
| 2.3 PCB 组件 | 5 |
| 2.4 系统框图 | 6 |
| 2.5 特性 | 6 |
| 2.6 指标 | 7 |
| 3 开发板电路 | 9 |
| 3.1 FPGA 模块 | 9 |
| 3.2 下载 | 9 |
| 3.2.1 概述 | 9 |
| 3.2.2 USB 下载电路 | 10 |
| 3.2.3 下载流程 | 10 |
| 3.2.4 管脚分配 | 10 |
| 3.3 电源 | 10 |
| 3.3.1 概述 | 10 |
| 3.4 时钟、复位 | 11 |
| 3.4.1 概述 | 11 |

| | |
|-----------------------|-----------|
| 3.4.2 时钟、复位电路..... | 11 |
| 3.4.3 管脚分配..... | 11 |
| 3.5 LED..... | 11 |
| 3.5.1 概述..... | 11 |
| 3.5.2 LED 电路..... | 12 |
| 3.5.3 管脚分配..... | 12 |
| 3.6 开关模块..... | 12 |
| 3.6.1 概述..... | 12 |
| 3.6.2 滑动开关电路 | 13 |
| 3.6.3 管脚分配..... | 13 |
| 3.7 GPIO..... | 13 |
| 3.7.1 概述..... | 13 |
| 3.7.2 GPIO 电路..... | 14 |
| 3.7.3 管脚分配..... | 14 |
| 4 开发板注意事项..... | 16 |
| 5 开发软件介绍 | 17 |
| 6 快速应用 | 18 |
| 6.1 安装软件..... | 18 |
| 6.2 开发板上电测试..... | 18 |
| 6.3 编译 Demo 程序 | 18 |
| 6.4 下载运行..... | 20 |

图目录

| | |
|--------------------------------------|----|
| 图 2-1 DK-START-GW1NZ1 V3.1 开发板 | 3 |
| 图 2-2 开发板套件 | 4 |
| 图 2-3 开发板 PCB 组件说明 | 5 |
| 图 2-4 系统框图 | 6 |
| 图 3-1 FPGA USB 下载连接示意图 | 10 |
| 图 3-2 时钟、复位电路 | 11 |
| 图 3-3 LED 电路 | 12 |
| 图 3-4 滑动开关电路 | 13 |
| 图 3-5 GPIO 电路 | 14 |
| 图 6-1 Design 窗口 | 19 |
| 图 6-2 Process 窗口 | 19 |
| 图 6-3 编译完成信息 | 19 |
| 图 6-4 Programmer 窗口 | 20 |
| 图 6-5 Device Configure 窗口 | 20 |
| 图 6-6 单击 Program/Configure | 21 |

表目录

| | |
|----------------------------|----|
| 表 1-1 术语、缩略语 | 1 |
| 表 2-1 开发板指标..... | 7 |
| 表 3-1 FPGA 下载管脚分配 | 10 |
| 表 3-2 FPGA 时钟与复位管脚分配 | 11 |
| 表 3-3 LED 管脚分配 | 12 |
| 表 3-4 滑动开关管脚分配..... | 13 |
| 表 3-5 GPIO 管脚分配 | 14 |

1 关于本手册

1.1 手册内容

DK-START-GW1NZ1 V3.1 用户手册分为四个部分：

1. 简述开发板的功能特点和硬件资源；
2. 介绍开发板上的各部分硬件电路的功能、电路及管脚分配；
3. 开发板使用注意事项；
4. 介绍 FPGA 开发软件的使用方法。

1.2 适用产品

本手册中所述信息可适用于 GW1NZ 系列 FPGA 产品：GW1NZ-1。

1.3 相关文档

通过登录高云半导体网站 www.gowinsemi.com.cn 可以下载、查看以下相关文档：

1. [DS841](#), GW1NZ 系列 FPGA 产品数据手册
2. [UG843](#), GW1NZ 系列 FPGA 产品封装与管脚手册
3. [UG842](#), GW1NZ-1 器件 Pinout 手册
4. [UG290](#), Gowin FPGA 产品编程配置手册
5. [SUG100](#), Gowin 云源软件用户手册

1.4 术语、缩略语

表 1-1 中列出了本手册中出现的相关术语、缩略语及相关释义。

表 1-1 术语、缩略语

| 术语、缩略语 | 全称 | 含义 |
|--------|-------------------------------|----------|
| FPGA | Field Programmable Gate Array | 现场可编程门阵列 |
| LED | Light Emitting Diode | 发光二极管 |

| 术语、缩略语 | 全称 | 含义 |
|--------|------------------------------------|---------------|
| GPIO | Gowin Programmable I/O | Gowin 可编程通用管脚 |
| LUT4 | 4-input Look-up Tables | 4 输入查找表 |
| SSRAM | Shadow Static Random Access Memory | 附加静态随机存储器 |
| BSRAM | Block Static Random Access Memory | 块状静态随机存储器 |
| PLL | Phase-locked Loop | 锁相环 |
| LVDS | Low-Voltage Differential Signaling | 低电压差分信号 |
| DSP | Digital Signal Processing | 数字信号处理 |
| SPMI | System Power Management Interface | 系统电源管理接口 |
| FN32 | QFN32 | QFN32 封装 |

1.5 技术支持与反馈

高云半导体提供全方位技术支持，在使用过程中如有任何疑问或建议，可直接与公司联系：

网址: www.gowinsemi.com.cn


E-mail: support@gowinsemi.com

Tel: +86 755 8262 0391

2 开发板简介

2.1 概述

图 2-1 DK-START-GW1NZ1 V3.1 开发板



开发板采用高云半导体 GW1NZ-1 FPGA 器件，高云半导体 GW1NZ 系列 FPGA 产品是高云半导体小蜜蜂[®](LittleBee[®])家族第一代低功耗产品，具有低功耗、低成本、瞬时启动、非易失性、高安全性、封装类型丰富、使用方便灵活等特点，可广泛应用于通信、工业控制、消费类、视频监控等领域。

高云半导体提供面向市场自主研发的新一代 FPGA 硬件开发环境，支持

GW1NZ 系列 FPGA 产品，能够完成 FPGA 综合、布局、布线、产生数据流文件及下载等一站式工作。


开发板上集成了 USB 下载接口、GPIO 接口、SPMI、按键开关、时钟、LED 等资源，可供开发人员或爱好者学习使用。

2.2 开发板套件

开发板套件包括：

- DK-START-GW1NZ1 V3.1 开发板
- 5V 电源（输入：100-240V~50/60Hz 0.5A，输出：DC 5V 2A）
- USB Mini-B 下载线
- 快速应用手册


图 2-2 开发板套件



- ① 高云 DK-START-GW1NZ1 V3.1 开发板
- ② 5V 电源适配器
- ③ USB Mini-B 下载线
- ④ 快速应用手册


2.3 PCB 组件

图 2-3 开发板 PCB 组件说明



2.4 系统框图

图 2-4 系统框图



2.5 特性

开发板组成结构及特性如下：

1. FPGA

- 采用 QFN32 封装
- 25 个用户 I/O
- 内嵌 Flash，掉电不易丢失
- 丰富的 LUT4 资源
- 多种模式、容量丰富的 SSRAM
- 支持 LV 版本和 ZV 版本
- 内嵌 SPMI 模块

2. FPGA 配置模式
 - JTAG
 - AUTO BOOT
 - DUAL BOOT
3. 时钟资源
 - 12MHz 时钟晶振
 - 50MHz 时钟晶振
4. 按键
 - 1 个复位按键
5. 开关
 - 1 个 9 位拨码开关
 - 4 个滑动开关
6. LED
 - 1 个电源指示灯（绿）
 - 1 个 DONE 指示灯（绿）
 - 2 个 LED 灯（绿）
7. 存储设备
 - 64Kbit 内嵌 Flash
8. GPIO
 - 17 个 I/O 资源
9. LDO 电源
 - 具有电压反向保护、过流保护功能
 - 提供 5V、3.3V、1.8V、0.9V 和 1.2V 电源

2.6 指标

表 2-1 开发板指标

| 序号 | 项目 | 功能描述 | 技术条件 | 备注 |
|----|------|---|--|----|
| 1 | FPGA | 开发板核心芯片 | - | - |
| 2 | 下载 | 支持 JTAG、AUTOBOOT | 板上集成 USB 下载接口 | - |
| 3 | 电源 | 提供 5V 输入，通过 LDO 电路 输出 3.3V、1.8V、0.9V/1.2V 电源 | 输入电源为 5V； 5V 转 3.3V 电路为下载电路及其他电 路提供电源； | - |

| 序号 | 项目 | 功能描述 | 技术条件 | 备注 |
|----|------------------|------------------------------------|---|----|
| | | | 5V 转 1.8V 电路为 FPGA 提供电源; 3.3V 转 0.9V/1.2V 给 FPGA 提供电源。 | |
| 4 | 滑动开关 | 可供用户测试 SPMI 使用 | 4 个 | - |
| 5 | 拨码开关 | 可供用户测试复用 IO 使用 | 1 个 | - |
| 6 | 复位按键 | 为 FPGA 提供复位 | 1 个 | - |
| 7 | LED | 测试指示、 DONE 指示、电源指示 | 测试指示灯 2 个，绿色； DONE 指示灯 1 个，绿色； 电源指示灯 1 个，绿色。 | - |
| 8 | 晶振 | 为 FPGA 提供 12MHz/50MHz 时钟 | 封装 5032 | - |
| 9 | GPIO | I/O，方便用户进行扩展和测试 | 17 个 | - |
| 10 | Bank 电压选择 | 可供用户对 FPGA bank 电压和内核电压进行选择 | 3 个 | - |
| 11 | 电压 | - | 输入电压 5V | - |
| 12 | 湿度 | - | 95% | - |
| 13 | 温度 | - | 工作范围-20°~70° | - |

3 开发板电路

3.1 FPGA 模块

概述

GW1NZ 系列 FPGA 产品资源信息请参考 [DS841](#), GW1NZ 系列 FPGA 产品数据手册。

I/O BANK 说明

GW1NZ 系列 FPGA 产品的 I/O BANK 整体示意图及管脚封装信息请参考 [UG843](#), GW1NZ 系列 FPGA 产品封装与管脚手册。

3.2 下载

3.2.1 概述


开发板提供 USB 下载接口。下载时可根据需要下载至片内 SRAM、内部 Flash。

注!

- 下载至 SRAM 时, 当器件掉电后数据流文件会丢失, 重新上电需再次下载数据流文件;
- 下载至 Flash 后, 掉电后数据流文件不会丢失。

3.2.2 USB 下载电路

图 3-1 FPGA USB 下载连接示意图



3.2.3 下载流程

1. SRAM 方式：上电后扫描器件，并进行 bit 文件下载，当 Done 灯指示亮时代表下载成功。
2. 内部 Flash 方式：上电，进行下载，下载成功后，可断电重启，从内部 Flash 加载 bit 文件，当 Done 灯指示亮时代表加载成功。

3.2.4 管脚分配

表 3-1 FPGA 下载管脚分配

| 信号名称 | FPGA 管脚序号 | BANK | 描述 | I/O 电平 |
|------|-----------|------|---------|--------------|
| TDI | 3 | 0 | JTAG 信号 | 1.8V/3.3V 可选 |
| TCK | 6 | 0 | JTAG 信号 | 1.8V/3.3V 可选 |
| TMS | 7 | 0 | JTAG 信号 | 1.8V/3.3V 可选 |
| TDO | 1 | 0 | JTAG 信号 | 1.8V/3.3V 可选 |

3.3 电源

3.3.1 概述

开发板通过电源适配器供电，适配器的参数为输入：
100-240V~50/60MHz 0.8A，输出：DC +5V 2A。

DK-START-GW1NZ1-LV 开发板采用 LDO 电源芯片，实现由 5V 到 3.3V、1.8V、0.9V/1.2V，供电电流可达 2A，输入电压为 5V，可满足开发板的电源需求。

DK-START-GW1NZ1-ZV 开发板采用 3 片 TPS7A7001 DC-DC 电源芯片，产生 3.3V、1.8V 和 0.9V/1.2V，最大输出电流 2A。

3.4 时钟、复位


3.4.1 概述

开发板提供了一个 12MHz/50MHz¹ 晶振，连接到 GCLK 输入管脚，可作为 FPGA 全局时钟的输入，通过 PLL 的分倍频可以输出用户所需的时钟。
注！

[1]DK-START-GW1NZ1 V3.1 开发板的 FPGA 器件有两种器件类型 (LV/ZV)。焊接 LV 器件的开发板给用户提供 50MHz 时钟输入，焊接 ZV 器件的开发板给用户提供 12MHz 时钟输入。
(开发板上提供的晶振输入取决于开发板上的 FPGA 器件)

3.4.2 时钟、复位电路

图 3-2 时钟、复位电路



3.4.3 管脚分配

表 3-2 FPGA 时钟与复位管脚分配

| 信号名称 | FPGA 管脚序号 | BANK | 描述 | I/O 电平 |
|-------------|-----------|------|----------|--------------|
| FPGA_CLK | 19 | 1 | 有源晶振输入 | 1.8V/3.3V 可选 |
| FPGA_RST2_N | 11 | 1 | 复位信号，低有效 | 1.8V/3.3V 可选 |

3.5 LED

3.5.1 概述


开发板中有 2 个绿色 LED 灯，用户可通过 LED 灯显示所需状态对开发板进行测试验证，若要使用 2 个 LED 灯，必须把 S1 拨码开关的 LED1、LED2 拨到 ON。

可通过以下方式对 LED 灯进行测试：

- 当 FPGA 对应管脚输出信号为逻辑低电平时，LED 被点亮；
- 当输出信号为高电平时，LED 熄灭。

3.5.2 LED 电路

图 3-3 LED 电路



3.5.3 管脚分配

表 3-3 LED 管脚分配

| 信号名称 | FPGA 管脚序号 | BANK | 描述 | I/O 电平 |
|--------|-----------|------|-----------|--------------|
| F_LED1 | 14 | 1 | LED 指示灯 1 | 1.8V/3.3V 可选 |
| F_LED2 | 12 | 1 | LED 指示灯 2 | 1.8V/3.3V 可选 |


3.6 开关模块

3.6.1 概述

开发板中有 4 个滑动开关，可用于测试 SPMI。滑到 SPMI，JTAG 复用为 SPMI 功能，滑到 JTAG 为 JTAG 下载功能。

3.6.2 滑动开关电路

图 3-4 滑动开关电路



3.6.3 管脚分配

表 3-4 滑动开关管脚分配

| 信号名称 | FPGA 管脚序号 | BANK | 描述 | I/O 电平 |
|----------|-----------|------|------|--------------|
| SPMI_TCK | 6 | 0 | SPMI | 1.8V/3.3V 可选 |
| SPMI_TDO | 1 | 0 | SPMI | 1.8V/3.3V 可选 |
| SPMI_TMS | 7 | 0 | SPMI | 1.8V/3.3V 可选 |
| SPMI_TDI | 3 | 0 | SPMI | 1.8V/3.3V 可选 |


3.7 GPIO

3.7.1 概述

为方便用户功能扩展和测试，在开发板上预留 1 个 2.54mm 间距的 DC3-20P 插座。

3.7.2 GPIO 电路

图 3-5 GPIO 电路



3.7.3 管脚分配

表 3-5 GPIO 管脚分配

| 信号名称 | FPGA 管脚序号 | 20P 插座管脚号 | BANK | 描述 | I/O 电平 |
|---------|-----------|-----------|------|--------|--------------|
| H_A_IO1 | 32 | 1 | 0 | 通用 I/O | 1.8V/3.3V 可选 |
| H_A_IO2 | 31 | 2 | 0 | 通用 I/O | 1.8V/3.3V 可选 |
| H_A_IO3 | 30 | 3 | 0 | 通用 I/O | 1.8V/3.3V 可选 |

| 信号名称 | FPGA 管脚序号 | 20P 插座管脚号 | BANK | 描述 | I/O 电平 |
|----------|-----------|-----------|------|--------|--------------|
| H_A_IO4 | 29 | 4 | 0 | 通用 I/O | 1.8V/3.3V 可选 |
| H_A_IO5 | 2 | 5 | 0 | 通用 I/O | 1.8V/3.3V 可选 |
| H_A_IO6 | 27 | 6 | 0 | 通用 I/O | 1.8V/3.3V 可选 |
| H_A_IO7 | 26 | 7 | 0 | 通用 I/O | 1.8V/3.3V 可选 |
| H_A_IO8 | 25 | 8 | 0 | 通用 I/O | 1.8V/3.3V 可选 |
| H_A_IO9 | 24 | 9 | 1 | 通用 I/O | 1.8V/3.3V 可选 |
| H_A_IO10 | 23 | 10 | 1 | 通用 I/O | 1.8V/3.3V 可选 |
| H_A_IO11 | 22 | 11 | 1 | 通用 I/O | 1.8V/3.3V 可选 |
| H_A_IO12 | 21 | 12 | 1 | 通用 I/O | 1.8V/3.3V 可选 |
| H_A_IO13 | 20 | 13 | 1 | 通用 I/O | 1.8V/3.3V 可选 |
| H_A_IO14 | 18 | 14 | 1 | 通用 I/O | 1.8V/3.3V 可选 |
| H_A_IO15 | 17 | 15 | 1 | 通用 I/O | 1.8V/3.3V 可选 |
| H_A_IO16 | 16 | 16 | 1 | 通用 I/O | 1.8V/3.3V 可选 |
| H_A_IO17 | 15 | 17 | 1 | 通用 I/O | 1.8V/3.3V 可选 |
| GND | -- | 18 | -- | -- | -- |
| GND | -- | 19 | -- | -- | -- |
| GND | -- | 20 | -- | -- | -- |

4 开发板注意事项

开发板使用注意事项:

1. 开发板使用时，注意轻拿轻放，并做好静电防护；
2. 使用 SPMI 功能：首先将 SW2、SW3、SW4、SW5 滑动开关选择在 JTAG 功能，先下载.fs 文件，然后断电，滑动开关选择在 SPMI 功能，重新上电进行测试调试；
3. 板上的 J2、J3 分别为 VCCX 和 VCCIO 的供电选择，可选 1.8V 或 3.3V 供电；
4. 正常使用开发板的情况下，需要把 S1 拨码开关 9 个开关全部拨到 ON；
5. 测试开发板的静态功耗时，需要把 S1 拨码开关 9 个开关关闭。

5 开发软件介绍

详细资料请参考 [SUG100, Gowin 云源软件用户手册。](#)

6 快速应用

6.1 安装软件

首先，安装高云 EDA 软件（[Gowin 云源软件](#)），用于创建、编译、下载 FPGA Demo 程序，进入高云半导体[官网>开发者专区>EDA 软件页面](#)，完成下载 EDA 软件、申请 License、获取软件用户指南等操作。软件的安装方法和使用方法具体请参考 [SUG100](#)，[Gowin 云源软件用户指南](#)。

6.2 开发板上电测试

DK-START-GW1NZ1_V3 开发板在出厂前，已将测试程序下载到内部配置 FLASH，接通电源即可检查开发板是否正常加载程序并正确运行。


将 5V 电源插入电源接口，USB Mini-B 下载线插入开发板的 USB 接口，按下电源开关，电源指示灯和 DONE 灯亮起，证明内部 FLASH 加载成功。加载成功后，可看到两颗绿色 LED 灯呼吸闪烁，表明开发板可正常工作。

6.3 编译 Demo 程序

LED_test 测试程序为两颗 LED 闪烁 Demo，可在高云半导体[官网>技术支持>技术文档>开发板>对应的开发板型号](#)栏中下载，将下载的工程放置在非中文目录下，通过 Gowin 云源软件打开此工程，并对工程进行编译。


1. 打开 LED_test.gprj 工程，在 Design 窗口中显示如下信息，其中：
 - GW1NZ-LV1FN32C6/I5：高云 FPGA 器件型号
 - LED_test.v：Verilog 代码
 - LED_test.cst：物理约束文件

图 6-1 Design 窗口




2. 切换到 Process 窗口，右键单击 Place & Route，选择 Rerun All。

图 6-2 Process 窗口



3. 编译完成后，会显示如下编译完成信息，产生的 bitstream 文件的保存地址为：..LED_test\impl\pnr\LED_test.fw。


图 6-3 编译完成信息



6.4 下载运行


1. 连接 5V 电源，将 USB 下载线连接开发板和 PC 机，按下电源开关，电源指示灯亮起，在 Process 窗口中双击 Program Device，弹出 Programmer 窗口，右键单击设备列表行，选择 Configure Device，弹出 Device configuration 对话框。

图 6-4 Programmer 窗口



2. 按照下图设置下载模式，并指定 bitstream 文件的位置。

图 6-5 Device Configure 窗口



3. 设置完成后，单击 Program/Configure 按钮，启动程序下载，下载完成后，可观察到开发板的四颗 LED 灯同时闪烁。

图 6-6 单击 Program/Configure

