



# GW1NSR 系列 FPGA 产品 数据手册

DS861-1.1, 2018-01-03

## **版权所有© 2019 广东高云半导体科技股份有限公司**

未经本公司书面许可，任何单位和个人不得擅自摘抄、复制、翻译本档内容的部分或全部，并不得以任何形式传播。

### **免责声明**

本档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其它方式授予任何知识产权许可。除高云半导体在其产品的销售条款和条件中声明的责任之外，高云半导体概不承担任何法律或非法律责任。高云半导体对高云半导体产品的销售和 / 或使用不作任何明示或暗示的担保，包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等，均不作担保。高云半导体对档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任，高云半导体保留修改档中任何内容的权利，恕不另行通知。高云半导体不承诺对这些档进行适时的更新。

## 版本信息

日期	版本	说明
2018/11/15	1.0	初始版本。
2019/01/03	1.1	<ul style="list-style-type: none"><li>● 更新器件推荐工作电压列表；</li><li>● 更新 PSRAM 参考文档相关描述。</li></ul>

# 目录

目录 .....	<b>i</b>
图目录 .....	<b>v</b>
表目录 .....	<b>vii</b>
<b>1 关于本手册 .....</b>	<b>1</b>
1.1 手册内容 .....	1
1.2 适用产品 .....	1
1.3 相关文档 .....	1
1.4 术语、缩略语 .....	2
1.5 技术支持与反馈 .....	3
<b>2 产品概述 .....</b>	<b>4</b>
2.1 特性概述 .....	4
2.2 产品信息列表 .....	7
2.3 封装信息列表 .....	8
<b>3 结构介绍 .....</b>	<b>9</b>
3.1 结构框图 .....	9
3.2 PSRAM .....	11
3.3 可配置功能单元 .....	12
3.3.1 可配置逻辑单元 .....	12
3.3.2 布线资源单元 .....	13
3.4 输入输出模块 .....	13
3.4.1 I/O 电平标准 .....	14
3.4.2 真 LVDS 设计 .....	18
3.4.3 I/O 逻辑 .....	18
3.4.4 I/O 逻辑工作模式 .....	20
3.5 块状静态随机存储器模块 .....	25
3.5.1 简介 .....	25
3.5.2 存储器配置模式 .....	26
3.5.3 存储器混合数据宽度配置 .....	27

3.5.4 字节使能功能配置 .....	28
3.5.5 校验位功能配置 .....	28
3.5.6 同步操作 .....	28
3.5.7 上电情况 .....	28
3.5.8 存储器操作模式 .....	28
3.5.9 B-SRAM 操作模式 .....	32
3.5.10 时钟模式 .....	33
3.6 用户闪存资源 .....	35
3.6.1 简介 .....	35
3.6.2 端口信号 .....	36
3.6.3 页地址映射表 .....	36
3.6.4 操作模式命令表 .....	37
3.6.5 读操作 .....	37
3.6.6 写操作 .....	37
3.6.7 擦除操作 .....	37
3.7 Cortex-M3 .....	38
3.7.1 简介 .....	38
3.7.2 Cortex-M3 .....	39
3.7.3 总线矩阵 .....	40
3.7.4 NVIC .....	40
3.7.5 启动模式 .....	42
3.7.6 时间戳 .....	42
3.7.7 定时器 .....	42
3.7.8 UART .....	44
3.7.9 看门狗 .....	46
3.7.10 GPIO .....	48
3.7.11 调试端口 .....	50
3.7.12 内存映射 .....	51
3.7.13 端口信号描述 .....	51
3.8 USB2.0 PHY .....	54
3.8.1 特性概述 .....	54
3.8.2 端口及参数信号描述 .....	54
3.9 ADC .....	58
3.9.1 特性概述 .....	58
3.9.2 端口信号 .....	59
3.10 时钟 .....	60
3.10.1 全局时钟网络 .....	60

3.10.2 锁相环 .....	62
3.10.3 高速时钟 .....	64
3.10.4 延迟锁相环 .....	64
3.11 长线 .....	65
3.12 全局复置位 .....	65
3.13 编程配置 .....	65
3.13.1 SRAM 编程 .....	65
3.13.2 Flash 编程 .....	65
3.14 片内晶振 .....	66
<b>4 电气特性 .....</b>	<b>67</b>
4.1 工作条件 .....	67
4.2 ESD 性能 .....	68
4.3 DC 电气特性 .....	71
4.4 开关特性 .....	73
4.4.1 内部开关特性 .....	73
4.4.2 外部开关特性 .....	74
4.5 Cortex-M3 电气特性 .....	76
4.5.1 DC 电气特性 .....	76
4.5.2 AC 电气特性 .....	76
4.6 用户闪存电气特性 .....	77
4.6.1 DC 电气特性 .....	77
4.6.2 AC 电气特性 .....	78
4.6.3 操作时序图 .....	79
4.7 ADC 电气特性 .....	80
4.7.1 ADC 转换时序 .....	80
4.7.2 电气特性参数 .....	81
4.8 编程接口时序标准 .....	82
4.8.1 JTAG 模式接口时序标准 .....	82
4.8.2 AUTO BOOT 模式接口时序标准 .....	83
4.8.3 SSPI 模式接口时序标准 .....	84
4.8.4 MSPI 模式接口时序标准 .....	85
4.8.5 DUAL BOOT 模式 .....	86
4.8.6 CPU 模式 .....	86
4.8.7 SERIAL 模式 .....	87
<b>5 器件订货信息 .....</b>	<b>88</b>
5.1 器件命名 .....	88

5.2 器件封装标识 ..... 90

# 图目录

图 3-1 CFU 结构示意图 .....	12
图 3-2 CLS 中的寄存器示意图 .....	13
图 3-3 IOB 结构示意图 .....	14
图 3-4 GW1NSR 系列 FPGA 产品 I/O Bank 分布示意图 .....	15
图 3-5 真 LVDS 设计参考框图 .....	18
图 3-6 I/O 逻辑输出示意图 .....	18
图 3-7 I/O 逻辑输入示意图 .....	19
图 3-8 IODELAY 示意图 .....	19
图 3-9 GW1NSR 的 I/O 寄存器示意图 .....	19
图 3-10 GW1NSR 的 IEM 示意图 .....	20
图 3-11 普通模式下的 I/O 逻辑结构示意图 .....	20
图 3-12 SDR 模式下的 I/O 逻辑结构示意图 .....	21
图 3-13 I/O 逻辑的 DDR 输入示意图 .....	21
图 3-14 I/O 逻辑的 DDR 输出示意图 .....	22
图 3-15 I/O 逻辑的 IDES4 输入示意图 .....	22
图 3-16 I/O 逻辑的 OSER4 输出示意图 .....	22
图 3-17 I/O 逻辑的 IVideo 输入示意图 .....	23
图 3-18 I/O 逻辑的 OVideo 输出示意图 .....	23
图 3-19 I/O 逻辑的 IDES8 输入示意图 .....	23
图 3-20 I/O 逻辑的 OSER8 输出示意图 .....	23
图 3-21 I/O 逻辑的 IDES10 输入示意图 .....	24
图 3-22 I/O 逻辑的 OSER10 输出示意图 .....	24
图 3-23 I/O 逻辑的 IDES16 输出示意图 .....	24
图 3-24 I/O 逻辑的 OSER16 输出示意图 .....	24
图 3-25 单端口存储模式框图 .....	29
图 3-26 双端口存储模式框图 .....	30
图 3-27 伪双端口存储模式框图 1 .....	30
图 3-28 只读模式存储框图 .....	31
图 3-29 单端口、伪双端口及双端口模式下的流水线模式 .....	32



图 3-30 独立时钟模式 .....	34
图 3-31 读写时钟模式 .....	34
图 3-32 单端口时钟模式 .....	34
图 3-33 用户闪存端口信号 .....	36
图 3-34 Cortex-M3 结构框图 .....	39
图 3-35 DEMCR 寄存器 .....	42
图 3-36 Timer0/ Timer1 结构框图 .....	43
图 3-37 APB UART Buffering .....	45
图 3-38 Watchdog 操作方式 .....	47
图 3-39 内存映射 .....	51
图 3-40 GW1NSR-2 时钟资源 .....	60
图 3-41 GCLK 象限分布示意 .....	61
图 3-42 DQCE 结构示意图 .....	61
图 3-43 DCS 接口示意图 .....	62
图 3-44 DCS Rising Edge 模式下的时序示意图 .....	62
图 3-45 DCS Falling Edge 模式下的时序示意图 .....	62
图 3-46 PLL 示意图 .....	63
图 3-47 GW1NS-2 HCLK 示意图 .....	64
图 3-48 GW1NSR-2 的延迟锁相环示意图 .....	65
图 4-1 读操作模式 .....	79
图 4-2 写操作模式 .....	79
图 4-3 页擦除模式 .....	79
图 4-4 模块擦除模式 .....	80
图 4-5 ADC 转换时序 .....	80
图 4-6 JTAG 编程模式时序示意图 .....	82
图 4-7 重新上电时序图 .....	83
图 4-8 RECONFIG_N 触发时序图 .....	84
图 4-9 SSPI 编程模式时序图 .....	84
图 4-10 MSPI 编程模式时序示意图 .....	86
图 5-1 GW1NSR-2 器件命名方法-ES .....	88

# 表目录

表 1-1 术语、缩略语 .....	2
表 2-1 产品信息列表 .....	7
表 2-3 产品封装和最大用户 I/O 信息列表 .....	8
表 3-1 CLS 中寄存器模块信号说明 .....	13
表 3-2 GW1NSR 系列 FPGA 产品支持的输出 I/O 类型及部分可选配置 .....	16
表 3-3 GW1NSR 支持的输入 I/O 类型及部分可选配置 .....	17
表 3-4 B-SRAM 信号功能 .....	26
表 3-5 存储器配置列表 .....	27
表 3-6 双端口混合读写数据宽度配置列表 .....	27
表 3-7 伪双端口混合读写数据宽度配置列表 .....	28
表 3-8 单端口存储配置模式列表 .....	29
表 3-9 双端口存储配置模式列表 .....	30
表 3-10 伪双端口存储配置模式列表 .....	31
表 3-11 只读配置模式列表 .....	32
表 3-12 时钟模式配置列表 .....	33
表 3-13 用户闪存模块信号说明 .....	36
表 3-14 用户数据闪存地址映射 .....	36
表 3-15 用户信息闪存地址映射 .....	37
表 3-16 操作模式命令表 .....	37
表 3-17 NVIC 中断向量表 .....	41
表 3-18 Timer0/ Timer1 寄存器 .....	44
表 3-19 UART0/UART1 寄存器 .....	46
表 3-20 Watchdog 寄存器 .....	48
表 3-21 GPIO 寄存器 .....	49
表 3-22 Cortex-M3 端口信号 .....	51
表 3-23 USB2.0 PHY 端口信号 .....	55
表 3-24 USB2.0 PHY 参数信号 .....	57
表 3-25 ADC 端口信号 .....	59
表 3-26 通道选择真值表 .....	59

表 3-27 PLL 端口定义.....	64
表 3-28 GW1NSR-2 片内晶振的输出频率.....	66
表 4-1 绝对最大范围.....	67
表 4-2 推荐工作范围.....	67
表 4-3 热插拔特性.....	68
表 4-4 GW1NSR ESD - HBM.....	68
表 4-5 GW1NSR ESD – CDM.....	69
表 4-6 推荐工作范围内的直流电气特性.....	69
表 4-7 静态电流(Static Supply Current).....	70
表 4-8 I/O 推荐工作条件.....	71
表 4-9 IOB 单端 DC 电气特性(IOB Single - Ended DC Electrical Characteristic).....	72
表 4-10 I/O 差分 DC 电气特性(IOB Differential Electrical Characteristics).....	73
表 4-11 CFU 内部时序参数.....	73
表 4-12 B-SRAM 内部时序参数.....	74
表 4-13 DSP 内部时序参数.....	74
表 4-14 Gearbox 内部时序参数.....	74
表 4-15 LUT 外部开关特性.....	74
表 4-16 IO 特性参数.....	75
表 4-17 片内晶振输出频率.....	75
表 4-18 锁相环相关参数.....	75
表 4-19 电流特性.....	76
表 4-20 时钟参数.....	76
表 4-21 用户闪存 DC 电气特性.....	77
表 4-22 用户闪存时序参数.....	78
表 4-23 ADC 时序参数.....	81
表 4-24 ADC 电气参数.....	81
表 4-25 JTAG 编程模式时序参数.....	83
表 4-26 重新上电和 RECONFIG_N 触发时序参数.....	84
表 4-27 SSPI 编程模式时序参数.....	85
表 4-28 MSPI 编程模式时序参数.....	86

# 1 关于本手册

## 1.1 手册内容

GW1NSR 系列 FPGA 产品数据手册主要包括高云半导体 GW1NSR 系列 FPGA 产品特性概述、产品资源信息、内部结构介绍、电气特性、编程接口时序以及器件订货信息。帮助用户快速了解高云半导体 GW1NSR 系列 FPGA 产品以及特性，有助于器件选型及使用。

## 1.2 适用产品

本手册中描述的信息适用于以下产品：

GW1NSR 系列 FPGA 产品：GW1NSR-2，GW1NSR-2C。

## 1.3 相关文档

通过登录高云半导体网站 [www.gowinsemi.com.cn](http://www.gowinsemi.com.cn) 可以下载、查看以下相关文档：

1. GW1NSR 系列 FPGA 产品数据手册
2. GW1NSR 系列 FPGA 产品编程配置手册
3. GW1NSR 系列 FPGA 产品封装与管脚手册
4. GW1NSR-2&2C 器件 Pinout 手册

## 1.4 术语、缩略语

表 1-1 中列出了本手册中出现的相关术语、缩略语及相关释义。

**表 1-1 术语、缩略语**

术语、缩略语	全称	含义
FPGA	Field Programmable Gate Array	现场可编程门阵列
SoC	System On Chip	片上系统
ARM	Advanced RISC Machines	ARM 处理器
AHB	Advanced High performance Bus	AHB 系统总线
APB	Advanced Peripheral Bus	APB 外围总线
Timer	Timer	定时器
UART	Universal Asynchronous Receiver/Transmitter	通用异步收发器
NVIC	Nested Vector Interrupt Controller	嵌套式向量中断控制器
DAP	Debug Access Port	调试访问端口
Watchdog	Watchdog	看门狗
TimeStamp	TimeStamp	时间戳
DWT	Data Watchpoint Trace	数据监测点跟踪
ITM	Instrumentation Trace Module	仪器跟踪模块
TUIP	Trace Port Interface Unit	跟踪端口接口单元
USB	Universal Serial Bus	通用串行总线
PHY	Physical Layer	物理层
ADC	Analog to Digital Converter	模数转换器
SAR	Successive Approximation Register	逐次逼近型
SFDR	Spurious-free Dynamic Range	无杂散动态范围
SINAD	Signal to Noise And Distortion	信号与噪声失真比
LSB	Least Significant Bit	最低有效位
INL	Integral Nonlinearity	非线性积分
DNL	Differential Nonlinearity	非线性微分
CFU	Configurable Function Unit	可配置功能单元
CLS	Configurable Logic Slice	可配置逻辑片
CRU	Configurable Routing Unit	可编程布线单元
LUT4	4-input Look-up Tables	4 输入查找表
LUT5	5-input Look-up Tables	5 输入查找表
LUT6	6-input Look-up Tables	6 输入查找表
LUT7	7-input Look-up Tables	7 输入查找表
LUT8	8-input Look-up Tables	8 输入查找表
REG	Register	寄存器
ALU	Arithmetic Logic Unit	算术逻辑单元
IOB	Input/Output Block	输入输出模块

术语、缩略语	全称	含义
S-SRAM	Shadow SRAM	分布式静态随机存储器
B-SRAM	Block SRAM	块状静态随机存储器
SP	Single Port	单端口
SDP	Semi Dual Port	伪双端口
DP	Dual Port	双端口
DQCE	Dynamic Quadrant Clock Enable	动态象限时钟使能
DCS	Dynamic Clock Selector	动态时钟选择器
PLL	Phase-locked Loop	锁相环
DLL	Delay-locked Loop	延迟锁相环
QN48	QFN48	QFN48 封装
TDM	Time Division Multiplexing	时分复用

## 1.5 技术支持与反馈

高云半导体提供全方位技术支持，在使用过程中如有任何疑问或建议，可直接与公司联系：

网址：[www.gowinsemi.com.cn](http://www.gowinsemi.com.cn)

E-mail：[support@gowinsemi.com](mailto:support@gowinsemi.com)

Tel: +86 755 8262 0391

# 2 产品概述

高云半导体 GW1NSR 系列 FPGA 产品是高云半导体小蜜蜂®(LittleBee®) 家族第一代 FPGA 产品，是一款系统级封装芯片，内部集成了 GW1NS 系列 FPGA 产品和 PSRAM 存储芯片。包括 GW1NSR-2C 器件和 GW1NSR-2 器件，GW1NSR-2C 器件内嵌 ARM Cortex-M3 硬核处理器。此外，GW1NSR 系列 FPGA 产品内嵌 USB2.0 PHY、用户闪存以及 ADC 转换器。GW1NSR-2C 器件以 ARM Cortex-M3 硬核处理器为核心，具备了实现系统功能所需要的最小内存；内嵌的 FPGA 逻辑模块单元方便灵活，可实现多种外设控制功能，能提供出色的计算功能和异常系统响应中断，具有高性能、低功耗、管脚数量少、使用灵活、瞬时启动、低成本、非易失性、高安全性、封装类型丰富等特点。GW1NSR-2C 器件实现了可编程逻辑器件和嵌入式处理器的无缝连接，兼容多种外围器件标准，可大幅降低用户成本，可广泛应用于工业控制、通信、物联网、伺服驱动、消费等多个领域。

高云半导体提供面向市场自主研发的新一代 FPGA 硬件开发环境，支持 GW1NSR 系列 FPGA 产品，能够完成 FPGA 综合、布局、布线、产生数据流文件及下载等一站式工作。

## 2.1 特性概述

- 低功耗
  - 55nm 嵌入式闪存工艺
  - 核电压：1.2V
  - 支持 LX 和 UX 版本
  - 支持时钟动态打开/关闭
- 集成 PSRAM 系统级封装芯片
- 硬核微处理器
  - Cortex-M3 32-bit RISC 内核
  - ARM3v7M 架构，针对小封装嵌入式应用方案进行了优化
  - 系统定时器，提供了一个简单的 24 位写清零、递减、自装载计数器，具有灵活的控制机制
  - Thumb 兼容，Thumb-2 指令集处理器可以获取更高的代码密度
  - 最高 60MHz 的工作频率
  - 硬件除法和单周期乘法
  - 集成 NVIC，提供确定性中断处理

- 26 个中断，具有 8 个优先级
- 内存保护单元，提供特权模式来保护操作系统的功能
- 非对齐数据访问，数据能够更高效的装入内存
- **Bit-banding**，精确的位操作，最大限度的利用了存储空间，改善了对外设的控制
- **Timer0** 和 **Timer1**
- **UART0** 和 **UART1**
- **watchdog**
- 调试端口：**JTAG** 和 **TPIU**
- **USB2.0 PHY**
  - **480Mbps** 数据速率，兼容 **USB1.1 1.5/12Mbps** 速率
  - 即插即用
  - 热插拔
- **ADC**
  - 八通道
  - **12-bit SAR** 模数转换
  - 转换速率：**1MHz**
  - 动态范围：**>81dB SFDR**，**>62db SINAD**
  - 线性性能：**INL<1LSB**，**DNL<0.5LSB**，无失码
- 用户闪存资源
  - **1Mb** 存储空间
  - **32-bit** 数据位宽
- 支持多种 I/O 电平标准
  - **LVC MOS33/25/18/15/12**；**LVTTL33**，**SSTL33/25/18 I**，**SSTL33/25/18 II**，**SSTL15**；**HSTL18 I**，**HSTL18 II**，**HSTL15 I**；**PCI**，**LVDS25**，**RSDS**，**LVDS25E**，**BLVDSE**
  - **MLVDSE**，**LVPECLE**，**RSDSE**
  - 提供输入信号去迟滞选项
  - 支持 **4mA**、**8mA**、**16mA**、**24mA** 等驱动能力
  - 提供输出信号 **Slew Rate** 选项
  - 提供输出信号驱动电流选项
  - 对每个 I/O 提供独立的 **Bus Keeper**、上拉/下拉电阻及 **Open Drain** 输出选项
  - 支持热插拔
  - **BANK0** 支持 **MIPI** 输入
  - **BANK2** 支持 **MIPI** 输出
  - **BANK0** 和 **BANK2** 支持 **I3C**
- 丰富的基本逻辑单元
  - **4** 输入 **LUT(LUT4)**
  - 双沿触发器
  - 支持移位寄存器
- 支持多种模式的静态随机存储器
  - 支持双端口、单端口以及伪双端口模式
  - 支持字节写使能
- 灵活的 **PLL+DLL** 资源



- 实现时钟的倍频、分频和相移
- 全局时钟网络资源
- 内置 Flash 编程
  - 瞬时启动
  - 支持安全位操作
  - 支持 AUTO BOOT 和 DUAL BOOT 编程模式
- 编程配置模式
  - 支持 JTAG 配置模式
  - 支持 FPGA 片内 DUAL BOOT 配置模式
  - 支持多种 GowinCONFIG 配置模式：AUTOBOOT、SSPI、MSPI、CPU、SERIAL

## 2.2 产品信息列表

表 2-1 产品信息列表

器件	GW1NSR-2	GW1NSR-2C
逻辑单元(LUT4)	1,728	1,728
寄存器(FF)	1,296	1,296
块状静态随机存储器 B-SRAM(bits)	72K	72K
块状静态随机存储器数目 B-SRAM(个)	4	4
用户闪存(bits)	1M	1M
PSRAM(bits)	32M	32M
锁相环(PLLs+DLLs)	1+2	1+2
OSC	1, 精度±5%	1, 精度±5%
硬核处理器	-	Cortex-M3
USB PHY	USB 2.0 PHY	USB 2.0 PHY
ADC <sup>1</sup>	1	1
I/O Bank 总数	4	4
最多用户 I/O <sup>1</sup>	38	38
核电压	1.2V	1.2V

注!

- [1]最多可支持八通道 ADC，详细信息请参考表 2-2 封装资源列表。
- [2]JTAGSEL\_N 和 JTAG 管脚是互斥管脚，如果 JTAGSEL\_N 管脚封装出来，最多用户 I/O 数量减 1 个。

## 2.3 封装信息列表

表 2-3 GW1NSR-2 器件封装资源列表

内部资源	QN48
LUT4	✓
FF	✓
B-SRAM	✓
User Flash	✓
PSRAM	✓
PLL/DLL	✓
OSC	✓
USB2.0 PHY	-
ADC <sup>1</sup>	8

注！

[1]数字表示封装支持的 ADC 通道数。

表 2-4 GW1NSR-2C 器件封装资源列表

内部资源	QN48
LUT4	✓
FF	✓
B-SRAM	✓
User Flash	✓
PSRAM	✓
Coretx-M3	✓
PLL/DLL	✓
OSC	✓
USB2.0 PHY	-
ADC <sup>1</sup>	8

表 2-3 产品封装和最大用户 I/O 信息列表

封装	间距 (mm)	尺寸 (mm)	GW1NSR-2	GW1NSR-2C
QN48	0.4	6 x 6	38(7)	38(7)

注！

- JTAGSEL\_N 和 JTAG 管脚是互斥管脚，JTAGSEL\_N 引脚和 JTAG 下载的 4 个引脚（TCK、TDI、TDO、TMS）不可同时复用为 I/O，此表格的数据为 JTAG 下载的 4 个引脚复用为 I/O 时的情况。详细信息请参考《GW1NSR 系列 FPGA 产品封装与管脚手册》。
- 本手册中 GW1NSR 系列 FPGA 产品封装命名采用缩写的方式，详细信息请参见 5.1 器件命名。
- 详细信息请参见 GW1NSR-2(C)器件 Pinout。

# 3 结构介绍

## 3.1 结构框图

图 3-1 GW1NSR-2 器件结构示意图





图 3-2 GW1NSR-2C 器件结构示意图



GW1NSR 为系统级封装芯片 (SIP)，集成了高云半导体 GW1NS 系列 FPGA 产品及 PSRAM 芯片。关于 PSRAM 芯片特性和概述，请参见 [3.2PSRAM](#)。

GW1NSR 系列 FPGA 产品除了 CFU (可配置功能单元)、I/O 等基本组成单元，还内嵌了 B-SRAM 资源、PLL 资源、DLL 资源、用户闪存资源、片内晶振、下载 Flash 资源、USB2.0 PHY 和 ADC 资源。此外，GW1NSR-2C 器件还内嵌了 Cortex-M3 硬核处理器，详细信息请参见表 2-1 和表 2-1。

GW1NSR 系列 FPGA 产品基本的组成部分为可配置功能单元(CFU, Configurable Logic Unit)。在器件内部按照行、列式矩阵排列，不同容量的器件行数和列数不同。可配置功能单元 (CFU) 可以配置成查找表 (LUT4) 模式、算术逻辑模式。详细资料请参见 [3.3 可配置功能单元](#)。

GW1NSR 系列 FPGA 产品的 I/O 资源分布在器件外围，以 Bank 为单位划分，分别为 Bank0、Bank1、Bank2 和 Bank3。I/O 资源支持多种电平标准，支持普通工作模式、SDR 工作模式和通用 DDR 模式。详细资料请参见 [3.4 输入输出模块](#)。

GW1NSR 系列 FPGA 产品的块状静态随机存储器 (B-SRAM) 在器件内部按照行排列，一个 B-SRAM 在器件内部占用 3 个 CFU 的位置。B-SRAM 提供两种使用方式，但是两种方式不能同时使用。一是在 GW1NSR-2C 器件中用作 Cortex-M3 处理器系统的 SRAM 资源，用于存储器数据的读写，一个 B-SRAM 容量大小为 16Kbits，总容量为 64Kbits。二是在 GW1NSR-2C 和 GW1NSR-2 器件中用作用户的存储资源，一个 B-SRAM 的容量大小为 18Kbits，总容量为 72Kbits，支持多种配置模式和操作模式，详细资料请参见 [3.5 块状静态随机存储器模块](#)。

GW1NSR 系列 FPGA 产品内嵌了用户闪存资源，掉电数据不会丢失。支持三种使用方式，但是不支持两种或两种以上的方式同时使用。一是在 GW1NSR-2C 器件中用于存储 Cortex-M3 处理器的 ARM 程序，这样使用时用户闪存资源只能读取，不能写入。二是在 GW1NSR-2C 和 GW1NSR-2 器件中用作用户的非易失性存储资源。三是在 GW1NSR-2C 和 GW1NSR-2 器件中用于 FPGA 下载的 DUAL BOOT 模式。详细信息请参见 [3.6 用户闪存资源](#)。

GW1NSR 系列 FPGA 产品内嵌了锁相环 PLL 资源和 DLL 资源。高云半导体 PLL 模块能够提供可以综合的时钟频率，通过配置不同的参数可以进行时钟的频率调整(倍频和分频)、相位调整、占空比调整等功能。同时产品内嵌可编程片内晶振，支持 2.5MHz 到 120MHz 的时钟频率范围，为 MSPI 编程配置模式提供时钟。片内晶振可为用户提供可编程的用户时钟，时钟精度可达  $\pm 5\%$ 。详细资料请参见 [3.10 时钟](#)。

GW1NSR 系列 FPGA 产品内嵌的下载 Flash 资源用于内置 Flash 编程，支持瞬时启动和安全位操作，支持 AUTO BOOT 和 DUAL BOOT 编程模式。详细资料请参考 [4.8 编程接口时序标准](#)。

GW1NSR-2C 器件内嵌 Cortex-M3 的硬核处理器，系统启动时支持 30MHz 的程序加载，支持和“内存”之间更高速的数据/指令传输。通过 AHB

扩展总线方便与外部存储设备通信。通过 APB 总线方便与外部设备进行通信，如 UART 等。通过 GPIO 接口可以灵活方便的与外部接口通信，FPGA 编程实现不同接口/标准的控制器功能，如 SPI、I<sup>2</sup>C、I<sup>3</sup>C 等。详细资料请参考 [3.7Cortex-M3](#)。

GW1NSR 系列 FPGA 产品内嵌 USB2.0 PHY，FPGA 逻辑资源实现特定功能的 USB 控制器功能，实现与外部 USB 设备的通信。详细资料请参考 [3.8USB2.0 PHY](#)。

GW1NSR 系列 FPGA 产品内嵌一个 ADC，逐次逼近型模数转换模块，支持八通道数据转换，高动态性能，高精度，低功耗低成本。详细资料请参考 [3.9ADC](#)。

此外，FPGA 器件内置了丰富的可编程布线单元(CRU, Configurable Routing Unit)，为 FPGA 内部的所有资源提供连接关系。可配置功能单元 (CFU) 和 IOB 内部都分布着布线资源，连通了 CFU 内部资源和 IOB 内部的逻辑资源。布线资源可通过高云半导体 FPGA 软件自动生成。此外，GW1NSR 系列 FPGA 产品还提供了丰富的专用时钟网络资源，长线资源，全局置复位，以及编程选项等。详细资料请参考 [3.10 时钟](#)、[3.11 长线](#)和 [3.12 全局复置位](#)。

## 3.2 PSRAM

特性:

- 时钟频率 166MHz，最快可达 DDR332
- 双沿数据传输
- 数据位宽：8bits
- 读写数据锁存 RWDS
- 温度补偿刷新
- 部分阵列自动刷新 PASR
- 混合休眠模式
- 深度省电 DPD
- 驱动能力：35,50,100 和 200 欧姆
- 突发访问
- 16/32/64/128 字节突发模式
- 状态/控制寄存器
- 1.8V 供电电压<sup>1</sup>

注!

器件供电请参考表 4-2 推荐工作范围。


PSRAM 接口的供电电压为 1.8V，连接 PSRAM 的 BANK 电压需要固定到 1.8V，详细信息请参考表 4-2 推荐工作范围。

高云半导体云源软件 IP Core Generator 支持内嵌/外部的 PSRAM 控制器的 IP，使用控制器的 IP 可以自动完成 PSRAM 上电初始化，读校准等操作，用户按照控制器的读/写时序操作即可，详细信息请参考 [Gowin PSRAM Memory Interface IP 用户指南](#)。

## 3.3 可配置功能单元

可配置功能单元(CFU)是构成 GW1NSR 系列 FPGA 产品的基本单元，每个 CFU 由可配置逻辑单元(CLU)和可编程布线资源单元(CRU)组成。每个 CLU 由四个可配置功能片 CLS(Configurable Logic Slice)组成，其中可配置功能片包含查找表和寄存器，请参见图 3-1。

图 3-1 CFU 结构示意图



### 3.3.1 可配置逻辑单元

可配置逻辑单元支持基本查找表、算术逻辑和存储器模式：

- 基本查找表模式

每个查找表可以被配置为一个 4 输入查找表(LUT4)，可配置逻辑单元可实现高阶查找表功能：

- 一个可配置功能片可配置成一个 5 输入查找表(LUT5)。
- 两个可配置功能片可配置成一个 6 输入查找表(LUT6)。
- 四个可配置功能片可配置成一个 7 输入查找表(LUT7)。
- 八个可配置功能片(两个 CLU)可配置成成一个 8 输入查找表(LUT8)。

- 算术逻辑模式

结合进位链，查找表可配置成算术逻辑模式(ALU)，用作实现以下功能：

- 加法/减法运算

- 计数器，包括加计数器和减计数器
- 比较器，包括大于比较、小于比较和不相等比较
- 乘法器

### 寄存器

可配置功能片(CLS0~CLS2)中各含两个寄存器(REG)，如图 3-2 所示。

图 3-2 CLS 中的寄存器示意图




表 3-1 CLS 中寄存器模块信号说明

信号名	I/O	描述
D	I	寄存器数据输入 <sup>1</sup>
CE	I	CLK 使能信号，可配置为高电平使能或低电平使能 <sup>2</sup>
CLK	I	时钟信号，可配置为上升沿触发或下降沿触发 <sup>2</sup>
SR	I	本地置复位输入，可配置为如下功能 <sup>2</sup> ： <ul style="list-style-type: none"> <li>● 同步复位</li> <li>● 同步置位</li> <li>● 异步复位</li> <li>● 异步置位</li> <li>● 无本地置复位</li> </ul>
GSR <sup>3,4</sup>	I	全局复置位，可配置为如下功能 <sup>4</sup> ： <ul style="list-style-type: none"> <li>● 异步复位</li> <li>● 异步置位</li> <li>● 无全局复置位</li> </ul>
Q	O	寄存器输出

注！

- [1]信号 D 的来源可以选择同一可配置功能片中任一查找表的输出，也可以选择来自于 CRU 的输入。因此在查找表被占用的情况下，寄存器仍可以单独使用。
- [2]CFU 中可配置功能片的 CE/CLK/SR 均可独立配置选择。
- [3]在 GW1NSR 系列 FPGA 产品内部，GSR 通过直连线连接，不通过 CRU。
- [4]SR 与 GSR 同时有效时 GSR 有较高的优先级。

### 3.3.2 布线资源单元

布线资源单元 CRU 的功能主要包括两个方面：

- 输入选择功能：为 CFU 的输入信号提供输入源选择。
- 布线资源功能：为 CFU 的输入/输出信号提供连接关系，包括 CFU 内部连接 CFU 之间连接以及 CFU 和 FPGA 内部其它功能模块之间的连接。


## 3.4 输入输出模块

GW1NSR 系列 FPGA 产品的 IOB 主要包括 I/O Buffer、I/O 逻辑以及相



应的布线资源单元三个部分。如图 3-3 所示为两个 IOB 的结构示意图，每个 IOB 单元包括了两个 I/O 管脚(标记为 A 和 B)，它们可以配置成一组差分信号对，也可以作为单端信号分别配置。

图 3-3 IOB 结构示意图




GW1NSR 系列 FPGA 产品中 IOB 的功能特点：

- 基于 Bank 的  $V_{CC0}$  机制。
- 支持 LVCMOS、PCI、LVTTTL、LVDS、SSTL 以及 HSTL 等多种电平标准。
- 提供输入信号去迟滞选项。
- 提供输出信号驱动电流选项。
- 提供输出信号 Slew Rate 选项。
- 对每个 I/O 提供独立的 Bus Keeper、上拉/下拉电阻及 Open Drain 输出选项。
- 支持热插拔。
- I/O 逻辑支持普通模式、SDR 模式以及 DDR 等多种模式。
- BANK0 支持 MIPI 输入。
- BANK2 支持 MIPI 输出。
- BANK0 和 BANK2 支持 I3C。

### 3.4.1 I/O 电平标准

GW1NSR 系列 FPGA 产品的 I/O 包括 4 个 Bank，如图 3-4 所示，每个 Bank 有独立的 I/O 电源  $V_{CC0}$ 。为支持 SSTL，HSTL 等 I/O 输入标准，每个 Bank 还提供一个独立的参考电压( $V_{REF}$ )，用户可以选择使用 IOB 内置的  $V_{REF}$  源(等于  $0.5 \cdot V_{CC0}$ )，也可选择外部的  $V_{REF}$  输入(使用 Bank 中任意一个 I/O 管脚作为外部  $V_{REF}$  输入)。

图 3-4 GW1NSR 系列 FPGA 产品 I/O Bank 分布示意图



GW1NSR 系列 FPGA 产品分为 LX 和 UX 两个版本。

GW1NSR 系列 FPGA 产品核电压  $V_{CC}$  为 1.2V；

LX 版本内部没有线性稳压器，辅助电压  $V_{CCX}$  需要设置为 1.8V，I/O Bank 电压  $V_{CCO}$  可根据需要在 1.2V、1.5V、1.8V、2.5V、3.3V 电压中灵活设置。

UX 版本内部集成线性稳压器，支持辅助电压  $V_{CCX}$  设置为 2.5V/3.3V，I/O Bank 电压  $V_{CCO}$  可根据需要在 1.2V、1.5V、1.8V、2.5V、3.3V 电压中灵活设置。

注！

- 不论 LX 版本还是 UX 版本的器件，使用 BANK2 MIPI 输出时  $V_{CCO2}$  均需设置为 1.2V，并且 LX 版本的 MIPI 输出速度仅能达到 MIPI 输出速度的 60%；
- 空白芯片默认的系统管脚状态是弱上拉。

不同的 I/O 输出标准对  $V_{CCO}$  的要求如表 3-2 所示。

**表 3-2 GW1NSR 系列 FPGA 产品支持的输出 I/O 类型及部分可选配置**

I/O 输出标准	单端/差分	Bank $V_{CCO}$ (V)	输出驱动能力(mA)
LVTTL33	单端	3.3	4,8,12,16,24
LVC MOS33	单端	3.3	4,8,12,16,24
LVC MOS25	单端	2.5	4,8,12,16
LVC MOS18	单端	1.8	4,8,12
LVC MOS15	单端	1.5	4,8
LVC MOS12	单端	1.2	4,8
SSTL25_I	单端	2.5	8
SSTL25_II	单端	2.5	8
SSTL33_I	单端	3.3	8
SSTL33_II	单端	3.3	8
SSTL18_I	单端	1.8	8
SSTL18_II	单端	1.8	8
SSTL15	单端	1.5	8
HSTL18_I	单端	1.8	8
HSTL18_II	单端	1.8	8
HSTL15_I	单端	1.5	8
PCI33	单端	3.3	N/A
LVPECL33E	差分	3.3	16
MVLDS25E	差分	2.5	16
BLVDS25E	差分	2.5	16
RSDS25E	差分	2.5	8
LVDS25E	差分	2.5	8
LVDS25	差分	2.5/3.3	3.5/2.5/2/1.25
RSDS	差分	2.5/3.3	2
MINILVDS	差分	2.5/3.3	2
PPLVDS	差分	2.5/3.3	3.5
SSTL15D	差分	1.5	8
SSTL25D_I	差分	2.5	8
SSTL25D_II	差分	2.5	8
SSTL33D_I	差分	3.3	8
SSTL33D_II	差分	3.3	8
SSTL18D_I	差分	1.8	8
SSTL18D_II	差分	1.8	8
HSTL18D_I	差分	1.8	8
HSTL18D_II	差分	1.8	8
HSTL15D_I	差分	1.5	8

表 3-3 GW1NSR 支持的输入 I/O 类型及部分可选配置

I/O 输入标准	单端/差分	Bank $V_{CC0}(V)$	支持去迟滞选项	是否需要 $V_{REF}$
LVTTTL33	单端	1.5/1.8/2.5/3.3	是	否
LVC MOS33	单端	1.5/1.8/2.5/3.3	是	否
LVC MOS25	单端	1.5/1.8/2.5/3.3	是	否
LVC MOS18	单端	1.5/1.8/2.5/3.3	是	否
LVC MOS15	单端	1.2/1.5/1.8/2.5/3.3	是	否
LVC MOS12	单端	1.2/1.5/1.8/2.5/3.3	是	否
SSTL15	单端	1.5/1.8/2.5/3.3	否	是
SSTL25_I	单端	2.5/3.3	否	是
SSTL25_II	单端	2.5/3.3	否	是
SSTL33_I	单端	3.3	否	是
SSTL33_II	单端	3.3	否	是
SSTL18_I	单端	1.8/2.5/3.3	否	是
SSTL18_II	单端	1.8/2.5/3.3	否	是
HSTL18_I	单端	1.8/2.5/3.3	否	是
HSTL18_II	单端	1.8/2.5/3.3	否	是
HSTL15_I	单端	1.5/1.8/2.5/3.3	否	是
PCI33	单端	3.3	是	否
LVDS	差分	2.5/3.3	否	否
RS DS	差分	2.5/3.3	否	否
MINILVDS	差分	2.5/3.3	否	否
PPLVDS	差分	2.5/3.3	否	否
LVDS25E	差分	2.5/3.3	否	否
MLVDS25E	差分	2.5/3.3	否	否
BLVDS25E	差分	2.5/3.3	否	否
RS DS25E	差分	2.5/3.3	否	否
LVPECL33	差分	3.3	否	否
SSTL15D	差分	1.5/1.8/2.5/3.3	否	否
SSTL25D_I	差分	2.5/3.3	否	否
SSTL25D_II	差分	2.5/3.3	否	否
SSTL33D_I	差分	3.3	否	否
SSTL33D_II	差分	3.3	否	否
SSTL18D_I	差分	1.8/2.5/3.3	否	否
SSTL18D_II	差分	1.8/2.5/3.3	否	否
HSTL18D_I	差分	1.8/2.5/3.3	否	否
HSTL18D_II	差分	1.8/2.5/3.3	否	否
HSTL15D_I	差分	1.5/1.8/2.5/3.3	否	否


### 3.4.2 真 LVDS 设计

GW1NSR 系列 FPGA 产品 BANK1/2/3 支持真 LVDS 输出，但是 BANK1/2/3 不支持内部 100 欧姆输入差分匹配电阻。Bank0 支持内部 100 欧姆输入差分匹配电阻，但是不支持真 LVDS 输出。BANK0/1/2/3 支持 LVDS25E、MLVDS25E、BLVDS25E 等电平类型，详细资料请参见《[Gowin 系统管脚 \(systemIO\) 用户指南](#)》。

真 LVDS 的分布详细资料请参见《[GW1NSR-2 器件 Pinout 手册](#)》。

LVDS 的输入端 IO 需要外部的 100 欧姆终端电阻做匹配，设计参考如图 3-5 所示。

图 3-5 真 LVDS 设计参考框图



LVDS25E、MLVDS25E、BLVDS25E 等差分 IO 终端匹配电阻网络请参见《[Gowin 系统管脚 \(systemIO\) 用户指南](#)》。

### 3.4.3 I/O 逻辑

图 3-6 为 GW1NSR 系列 FPGA 产品的 I/O 逻辑的输出部分。

图 3-6 I/O 逻辑输出示意图





图 3-7 为 GW1NSR 系列 FPGA 产品的 I/O 逻辑的输入部分。

图 3-7 I/O 逻辑输入示意图




GW1NSR 系列 FPGA 产品的 I/O 逻辑的组成模块说明如下：

### 延迟模块

图 3-8 为延迟模块 IODELAY。GW1NSR 系列 FPGA 产品的每个 I/O 都包含 IODELAY 模块，总共提供的延迟大约为 128 步 x 25ps=3,200ps。

图 3-8 IODELAY 示意图




有两种控制延迟的方式：

- 静态控制；
- 动态控制，可与 IEM 模块一起使用来调节动态取样窗口，IODELAY 不能同时用于输入和输出。

### I/O 寄存器

图 3-9 为 GW1NSR 系列 FPGA 产品的 I/O 寄存器模块。GW1NSR 系列 FPGA 产品的每个 I/O 都提供可编程输入寄存器 INFF、输出寄存器 OUTFF 和高阻控制寄存器 TCFF。

图 3-9 GW1NSR 的 I/O 寄存器示意图



注!

- CE 可以编程为低电平有效(0: enable)或高电平有效(1: enable)。
- CLK 可以编程为上升沿触发或下降沿触发。
- SR 可以编程为同步/异步的 SET/RESET 或无效(disable)。
- 寄存器可以编程为寄存器(register)或触发器(latch)。

### 取样模块

取样模块(IEM)是用来取样数据边沿,用于通用 DDR 模式,如图 3-10 所示。

图 3-10 GW1NSR 的 IEM 示意图



### 解串器 DES 模块

每个输入的 I/O 逻辑提供了简单的解串器 DES,丰富了 I/O 资源应用方式。

### 串化器 SER 模块

每个输出的 I/O 逻辑提供了简单的串化器 SER 模块,丰富了 I/O 资源应用方式。

## 3.4.4 I/O 逻辑工作模式


GW1NSR 系列 FPGA 产品的 I/O 逻辑支持多种工作模式。每一种工作模式下, I/O(或 I/O 差分信号对)又可以配置成输出信号、输入信号、INOUT 信号及三态输出信号(带三态控制的输出信号)。

不是所有的器件管脚都支持 IO 逻辑, GW1NSR-2 的管脚 IOL6(A,B,C....J)不支持 IO 逻辑。

### 普通模式

普通模式下的 I/O 逻辑如图 3-11 所示,此模式下信号 TC、DO 以及 DI 直接通过 CRU 与器件内部连接。

图 3-11 普通模式下的 I/O 逻辑结构示意图




### SDR 模式

相对于普通模式, SDR 模式采用了 I/O 寄存器,如图 3-12 所示,可以

有效地改善 I/O 的时序性能。

图 3-12 SDR 模式下的 I/O 逻辑结构示意图



注！

- CLK 使能信号 O\_CE 和 I\_CE 可以配置为高电平使能或低电平使能；
- 时钟信号 O\_CLK 和 I\_CLK 可以配置为上升沿触发或下降沿触发；
- 本地置复位信号 O\_SR 和 I\_SR 可以配置为同步复位、同步置位、异步复位、异步置位或无本地置复位功能；
- SDR 模式下的 I/O 存储单元可以配置成普通寄存器或 Latch。

### 通用 DDR 模式

在通用 DDR 模式下，GW1NSR 系列 FPGA 产品可以支持较高的 I/O 速度。

图 3-13 为通用 DDR 输入，PAD 与 FPGA 内部逻辑速率比为 1:2。


图 3-13 I/O 逻辑的 DDR 输入示意图



图 3-14 为通用 DDR 输出，PAD 与 FPGA 内部逻辑速率比为 2:1。




图 3-14 I/O 逻辑的 DDR 输出示意图

**IDES4 模式**


IDES4 模式下，PAD 与 FPGA 内部逻辑速率比为 1:4。

图 3-15 I/O 逻辑的 IDES4 输入示意图

**OSER4 模式**

OSER4 模式下，PAD 与 FPGA 内部逻辑速率比为 4:1。


图 3-16 I/O 逻辑的 OSER4 输出示意图



### IVideo 模式

IVideo 模式下，PAD 与 FPGA 内部逻辑速率比为 1:7。

图 3-17 I/O 逻辑的 IVideo 输入示意图




注！

IVideo 和 IDES8/10 将占用相邻 I/O 的资源。如果用单端 I/O 标准，则 I/O 逻辑将不能使用。在这种情况下，SDR 模式和普通模式还可以使用。

### OVideo 模式

OVideo 模式下，PAD 与 FPGA 内部逻辑速率比为 7:1。


图 3-18 I/O 逻辑的 OVideo 输出示意图



### IDES8 模式

IDES8 模式下，PAD 与 FPGA 内部逻辑速率比为 1:8。


图 3-19 I/O 逻辑的 IDES8 输入示意图



### OSER8 模式

OSER8 模式下，PAD 与 FPGA 内部逻辑速率比为 8:1。


图 3-20 I/O 逻辑的 OSER8 输出示意图



### IDES10 模式


IDES10 模式下，PAD 与 FPGA 内部逻辑速率比为 1:10。

图 3-21 I/O 逻辑的 IDES10 输入示意图

**OSER10 模式**


OSER10 模式下，PAD 与 FPGA 内部逻辑速率比为 10:1。

图 3-22 I/O 逻辑的 OSER10 输出示意图

**IDES16 模式**


IDES16 模式下，PAD 与 FPGA 内部逻辑速率比为 1:16。

图 3-23 I/O 逻辑的 IDES16 输出示意图

**OSER16 模式**

OSER16 模式下，PAD 与 FPGA 内部逻辑速率比为 16:1。

图 3-24 I/O 逻辑的 OSER16 输出示意图



## 3.5 块状静态随机存储器模块

### 3.5.1 简介

GW1NSR 系列 FPGA 产品提供了丰富的块状静态随机存储器资源。这些存储器资源按照模块排列，以行的形式，分布在整个 FPGA 阵列中。因此称为块状静态随机存储器（B-SRAM）。在 FPGA 阵列中每个 B-SRAM 模块占用 3 个 CFU 的位置。

B-SRAM 支持两种功能：

1. 在 GW1NSR-2C 器件中用作 Cortex-M3 的 SRAM 资源，为 Cortex-M3 提供高速的数据读/写存储功能，保证系统的运行。Cortex-M3 通过 AHB 总线实现数据的读写，数据位宽为 32bits，每个 B-SRAM 提供 8bits 数据，地址深度为 2048，总容量为 64Kbits。此时不能再用作 FPGA 的数据存储。
2. 在 GW1NSR-2C 和 GW1NS-2 器件中用作 FPGA 的数据存储，每个 B-SRAM 可配置最高 18,432bits(18Kbits)。此时不能再用作 Cortex-M3 处理器系统的 SRAM。提供的操作模式包括：单端口模式 Single Port，双端口模式 Dual Port，伪双端口模式 Semi Dual Port，只读存储器模式。在表 3-4 中列出了 B-SRAM 的信号及功能描述。

丰富的块状静态随机存储器资源为用户的高性能设计提供了保障。以下是 B-SRAM 提供的各种功能：

- 1 个模块最大容量为 18,432bits
- 时钟频率达到 190MHz
- 单端口模式 Single Port
- 双端口模式 Dual Port
- 伪双端口模式 Semi Dual Port
- 提供校验位 Parity Bit
- 提供只读存储器模式 ROM
- 数据宽度从 1 位到 36 位
- 多时钟操作模式 Mixed Clock Mode
- 多数据宽度模式 Mixed Data Width Mode
- 在双字节以上的数据宽度支持字节使能功能 Enable Byte
- 异步复位，可同步释放
- 正常读写 Normal Read and Write Mode
- 先读后写 Read-before-write Mode
- 通写 Write-through Mode

表 3-4 B-SRAM 信号功能

端口名称	方向	描述
DIA	I	A 端口数据输入信号
DIB	I	B 端口数据输入信号
ADA	I	A 端口地址信号
ADB	I	B 端口地址信号
CEA	I	A 端口时钟使能信号
CEB	I	B 端口时钟使能信号
RESETA	I	A 端口寄存器复位信号
RESETB	I	B 端口寄存器复位信号
WREA	I	A 端口读/写使能信号
WREB	I	B 端口读/写使能信号
BLKSEL	I	存储单元块选择信号
CLKA	I	A 端口读/写时钟信号
CLKB	I	B 端口读/写时钟信号
OCEA	I	A 端口输出寄存器时钟使能信号
OCEB	I	B 端口输出寄存器时钟使能信号
DOA	O	数据输出 A 端口
DOB	O	数据输出 B 端口

### 3.5.2 存储器配置模式

GW1NSR 系列 FPGA 产品的块状静态随机存储器可支持多种的数据宽度，如表 3-5 所示。

表 3-5 存储器配置列表

单端口模式	双端口模式	伪双端口模式	只读模式
16K x 1	16K x 1	16K x 1	16K x 1
8K x 2	8K x 2	8K x 2	8K x 2
4K x 4	4K x 4	4K x 4	4K x 4
2K x 8	2K x 8	2K x 8	2K x 8
1K x 16	1K x 16	1K x 16	1K x 16
512 x 32	-	512 x 32	512 x 32
2K x 9	2K x 9	2K x 9	2K x 9
1K x 18	1K x 18	1K x 18	1K x 18
512 x 36	-	512 x 36	512 x 36

### 3.5.3 存储器混合数据宽度配置

GW1NSR 系列 FPGA 产品的块状静态随机存储器模块可支持混合数据线宽度操作。在双端口模式模式和伪双端口模式下，读和写的数据宽度可以不同，但需要按照表 3-6 和表 3-7 的配置来应用。

表 3-6 双端口混合读写数据宽度配置列表

读端口	写端口						
	16K x 1	8K x 2	4K x 4	2K x 8	1K x 16	2K x 9	1K x 18
16K x 1	*	*	*	*	*		
8K x 2	*	*	*	*	*		
4K x 4	*	*	*	*	*		
2K x 8	*	*	*	*	*		
1K x 16	*	*	*	*	*		
2K x 9						*	*
1K x 18						*	*

注！

标注为“\*”的表示支持的模式。

表 3-7 伪双端口混合读写数据宽度配置列表

读端口	写端口								
	16K x 1	8K x 2	4K x 4	2K x 8	1K x 16	512 x 32	2K x 9	1K x 18	512 x 36
16K x 1	*	*	*	*	*	*			
8K x 2	*	*	*	*	*	*			
4K x 4	*	*	*	*	*	*			
2K x 8	*	*	*	*	*	*			
1K x 16	*	*	*	*	*	*			
512x32	*	*	*	*	*	*			
2K x 9							*	*	*
1K x 18							*	*	*

注！

标注为“\*”的表示支持的模式。

### 3.5.4 字节使能功能配置

B-SRAM 支持字节使能 (byte-enable) 功能。可以遮蔽输入数据，只让被选择到的字节写入。而被遮蔽的数据能继续保留。读/写使能信号(WREA, WREB)，及 byte-enable 参数选项用于控制 B-SRAM 的写操作。

### 3.5.5 校验位功能配置

所有的块状静态随机存储器模块 B-SRAM 内置了校验位的配置。每个字节的第 9 位可用来做校验位，也可以用来存储数据。需要注意的是校验操作并没有提供。

### 3.5.6 同步操作

- 所有的块状静态随机存储器模块的输入寄存器支持同步写入；
- 输出寄存器可用作流水线寄存器提高用户的设计性能；
- 输出寄存器可旁路 bypass-able。

### 3.5.7 上电情况

B-SRAM 支持上电时静态随机存储器初始化。在上电过程中，B-SRAM 处于待机状态，所有数据输出为 0。此状态也适用于只读存储器模式 ROM。

### 3.5.8 存储器操作模式


B-SRAM 的输入寄存器可用来支持同步写操作，输出寄存器可以用作流水线寄存器来提高用户的设计性能。B-SRAM 提供的双端口操作模式可用来支持任何在两个端口上的操作，如两个独立的读和两个独立的写，或者在不同时钟频率的一个独立的读和一个写。端口 A 和端口 B 可以拥有完全独立的时钟。

#### 单端口模式

在单端口模式，B-SRAM 可以在一个时钟沿对 B-SRAM 进行读或写操作。

在写操作中，被写入的数据会传到 B-SRAM 的输出。支持正常写模式 (Normal-write Mode) 和通写模式 (Write-through Mode)。当输出寄存器旁路 (Bypass) 时，新数据出现在同一个时钟的上升沿。单端口 2K x 9bits 存储模式框图如图 3-25 所示。

图 3-25 单端口存储模式框图



下表中列出了单端口模式的所有配置：

表 3-8 单端口存储配置模式列表

原语	配置模式	容量(bit)	端口模式	存储深度	数据位宽
SP	B-SRAM_16K_S1	16K	16K x 1	16,384	1
	B-SRAM_8K_S2	16K	8K x 2	8,192	2
	B-SRAM_4K_S4	16K	4K x 4	4,096	4
	B-SRAM_2K_S8	16K	2K x 8	2,048	8
	B-SRAM_1K_S16	16K	1K x 16	1,024	16
	B-SRAM_512_S32	16K	512 x 32	512	32
SPX9	B-SRAM_2K_S9	18K	2K x 9	2,048	9
	B-SRAM_1K_S18	18K	1K x 18	1,024	18
	B-SRAM_512_S36	18K	512 x 36	512	36

### 双端口模式

B-SRAM 支持双端口模式，以图 3-26 为例，可对两个端口做如下操作：

- 两个端口同时读操作
- 两个端口同时写操作
- 任何一个端口的读和写



图 3-26 双端口存储模式框图




表 3-9 中列出了双端口模式的所有配置。

表 3-9 双端口存储配置模式列表

原语	配置模式	容量(bit)	端口模式	存储深度	数据位宽
DP	B-SRAM_16K_D1	16K	16K x 1	16384	1
	B-SRAM_8K_D2	16K	8K x 2	8192	2
	B-SRAM_4K_D4	16K	4K x 4	4096	4
	B-SRAM_2K_D8	16K	2K x 8	2048	8
	B-SRAM_1K_D16	16K	1K x 16	1024	16
DPX9	B-SRAM_2K_D9	18K	2K x 9	2048	9
	B-SRAM_1K_D18	18K	1K x 18	1024	18

伪双端口模式

下图显示了伪双端口 1K x 16bits 模式，可支持同时读操作和写操作。但是对同一个端口不能做读写操作，只支持 A 端口写，B 端口读。

图 3-27 伪双端口存储模式框图 1




表 3-10 中列出了伪双端口模式的所有配置：


**表 3-10 伪双端口存储配置模式列表**

原语	配置模式	容量(bit)	端口模式	存储深度	数据位宽
SDP	B-SRAM_16K_SD1	16K	16K x 1	16,384	1
	B-SRAM_8K_SD2	16K	8K x 2	8,192	2
	B-SRAM_4K_SD4	16K	4K x 4	4,096	4
	B-SRAM_2K_SD8	16K	2K x 8	2,048	8
	B-SRAM_1K_SD16	16K	1K x 16	1,024	16
	B-SRAM_512_SD32	16K	512 x 32	512	32
SDPX9	B-SRAM_2K_SD9	18K	2K x 9	2,048	9
	B-SRAM_1K_SD18	18K	1K x 18	1,024	18
	B-SRAM_512_SD36	18K	512 x 36	512	36

### 只读模式

B-SRAM 可配置成只读存储器模式，如图 3-28 所示。用户可通过存储器初始化文件，通过编程端口来初始化只读存储器。用户需要提供 ROM 中的内容，编入初始化文件中。在器件上电编程时来完成初始化操作。

**图 3-28 只读模式存储框图**



每个 B-SRAM 可配置成一个 16Kbits ROM。表 3-11 中列出了 ROM 模式的所有配置。

表 3-11 只读配置模式列表

原语	配置模式	容量(bit)	端口模式	存储深度	数据位宽
ROM	B-SRAM_16K_O1	16K	16K x 1	16,384	1
	B-SRAM_8K_O2	16K	8K x 2	8,192	2
	B-SRAM_4K_O4	16K	4K x 4	4,096	4
	B-SRAM_2K_O8	16K	2K x 8	2,048	8
	B-SRAM_1K_O16	16K	1K x 16	1,024	16
	B-SRAM_512_O32	16K	512 x 32	512	32
ROMX9	B-SRAM_2K_O9	18K	2K x 9	2,048	9
	B-SRAM_1K_O18	18K	1K x 18	1,024	18
	B-SRAM_512_O36	18K	512 x 36	512	36

注！

在只读存储器模式中，复位信号 RESET 只对输入寄存器和输出寄存器复位，并不能清除存储器中的内容。

### 3.5.9 B-SRAM 操作模式

B-SRAM 支持 5 种操作模式，包括 2 种读操作模式(旁路模式 Bypass Mode，流水线读模式 PipelineRead Mode)和 3 种写操作模式(正常写模式：Normal-write Mode，通写模式：Write-through Mode，先读后写模式：Read-before-write Mode)。

#### 读操作模式

从 B-SRAM 读出数据通过输出寄存器输出或不通过输出寄存器输出。


#### 流水线模式


在同步写入存储器时，使用输出寄存器。此模式可支持数据宽度最大 36 位。

#### 旁路模式

不使用输出寄存器，数据保留在存储器(Memory Array)的输出。

图 3-29 单端口、伪双端口及双端口模式下的流水线模式





### 写操作模式

#### 正常写模式

对一个端口进行正常写操作，此端口的输出数据不变。写入数据不会出现在读端口。

#### 通写模式

在此模式下，对一个端口进行写操作时，写入数据会出现在此端口的输出。

#### 先读后写模式

在此模式下，对一个端口进行写操作时，原来的数据会出现在此端口的输出，写入数据会存入相应单元。

### 3.5.10 时钟模式

表 3-12 中列出了不同 B-SRAM 模式下可使用的时钟模式：

表 3-12 时钟模式配置列表


时钟模式	双端口模式	伪双端口模式	单端口模式
独立时钟模式	Yes	No	No
读/写时钟模式	Yes	Yes	No
单端口时钟模式	No	No	Yes

#### 独立时钟模式

图 3-30 显示了在双端口模式下的独立时钟使用模式，每个端口各有一个

独立时钟。CLKA 信号控制了端口 A 的所有寄存器，CLKB 信号控制了端口 B 的所有寄存器。


图 3-30 独立时钟模式



读写时钟模式

图 3-31 显示了在伪双端口模式下的读写时钟使用模式。每个端口各有一个时钟。写时钟(CLKA)信号控制了端口 A 的写入数据、写地址和读/写使能信号。读时钟(CLKB)信号控制了端口 B 的读出数据、读地址和读使能信号。


图 3-31 读写时钟模式



单端口时钟模式

图 3-32 显示了单端口时钟模式。

图 3-32 单端口时钟模式



## 3.6 用户闪存资源

### 3.6.1 简介

GW1NSR 系列 FPGA 产品提供 128 KB 的闪存资源(User Flash)，支持三种功能：

1. 在 GW1NSR-2C 器件中用作 Cortex-M3 程序的存储，此时用户闪存资源只能读取，不能写入，也不再支持其他两种功能；
2. 在 GW1NSR-2C 和 GW1NSR-2 器件中为用户提供非易失性存储资源，使用该功能时不再支持其他两种功能；
3. 在 GW1NSR-2C 和 GW1NSR-2 器件中 DUAL BOOT 下载模式时，片内下载 Flash 资源作为第一块存储资源存储数据流文件，用户闪存作为第二块存储资源存储数据流文件，实现片内 DUAL BOOT 下载模式。使用该功能时不再支持其他两种功能。

主要特性如下所示：

- 32bits 数据输入/输出
- 页架构模式
  - 一页存储空间为 128 x 32bits
  - 一共 256 页
- 快速的读，写和擦除
  - 读取时间 30ns
  - 写入时间 30us
  - 页擦除时间 2ms
  - 模块擦除时间 10ms
- 低功耗
  - IDLE 模式电流 100uA
  - 读操作电流 60uA /MHz
  - 写操作电流 2.4mA
  - 擦除操作电流 2.4mA
- 100,000 次写/擦除寿命周期
- 超过 10 年的数据保存能力

### 3.6.2 端口信号

图 3-33 为 GW1NSR 系列 FPGA 产品用户闪存模块信号框图：

图 3-33 用户闪存端口信号




表 3-13 用户闪存模块信号说明

管脚名称 <sup>1</sup>	方向	描述
RESETN	I	复位信号，低电平有效。
DIN[31:0]	I	数据输入
ADDR[5:0]	I	地址输入
AE	I	地址使能信号
CS	I	片选信号
PROG	I	数据使能信号
NVSTR	I	数据写入闪存信号
SERA	I	页擦除选择信号
MASE	I	模块擦除选择信号
OE	I	读使能
DOUT	O	输出数据
TBIT	O	写/擦除完成指示信号

注！

[1]控制信号、地址信号和数据信号端口名称。

### 3.6.3 页地址映射表

用户数据闪存资源的容量为 128KB，由 256 页组成，每页大小为 512byte，分为两行，一行包括 64 个 32bits 的数据。

表 3-14 用户数据闪存地址映射

页选择地址								行选择	32bits 数据列地址选择					
A14	A13	A12	A11	A10	A9	A8	A7	A6	A5	A4	A3	A2	A1	A0
X8	X7	X6	X5	X4	X3	X2	X1	X0	Y5	Y4	Y3	Y2	Y1	Y0

表 3-15 用户信息闪存地址映射

页选择地址								行选择	32bits 数据列地址选择					
A14	A13	A12	A11	A10	A9	A8	A7	A6	A5	A4	A3	A2	A1	A0
0/1	0/1	0/1	0/1	0/1	0/1	0/1	X1	X0	Y5	Y4	Y3	Y2	Y1	Y0

### 3.6.4 操作模式命令表

用户可以通过控制控制信号选择不同的操作模式，具体如表 3-16 所示。

表 3-16 操作模式命令表

MODE	CS	AE	OE	PROG	SERA	MASE	DIN	DOUT	ADDR	NVSTR
IDLE	L	L	L	L	L	L	X	Z	X	X
读	H	R	H	L	L	L	X	DOUT	ADDR	L
写	H	R	L	H	L	L	DIN	Z	ADDR	H
页擦除	H	R	L	L	H	L	X	Z	ADDR	H
模块擦除	H	R	L	L	L	H	X	Z	ADDR	H

### 3.6.5 读操作

Flash 的读操作类似于 ROM 的读操作，数据读取需要满足以下条件：

AE 信号拉高，满足地址建立时间 ( $\geq 5\text{ns}$ )，在 AE 的上升沿，地址被锁存；

OE 读使能信号拉高，( $\geq 1\text{ns}$ ) 数据出现在输出管脚 DOUT 上，数据读取时间为 30ns。

### 3.6.6 写操作

写操作前需要先对想要写入的存储空间进行擦除操作，因为在 flash 数据编程到非易失性存储空间的时候，只能是从 1 变 0，只有擦除操作才能使数据从 0 变 1。

Flash 的写操作(数据 0)类似于 SRAM 的写操作，完成写操作需要 AE、PROG 和 NVSTR 为高电平。写入的数据和地址提前准备好，满足建立时间 ( $\geq 5\text{ns}$ )，在 AE 的上升沿，数据和地址被锁存。AE 变为高电平后，满足 NVSTR 信号的上升沿保持时间 ( $\geq 10\text{ns}$ )，NVSTR 信号变为高电平，数据编程到存储空间的地址中，写入时间为 30us。

### 3.6.7 擦除操作

用户闪存支持页擦除和模块擦除，页擦除的空间是 512byte，模块擦除的空间是整个用户数据存储空间。当 SERA 为高电平时，有效的擦除操作是页擦除，当 MASE 为高电平时，有效的擦除操作是模块擦除。

页擦除操作：完成页擦除操作需要 AE、SERA 和 NVSTR 为高电平。擦除的地址提前准备好，满足建立时间 ( $\geq 5\text{ns}$ )，在 AE 的上升沿，地址被锁



存。AE 变为高电平后，满足 NVSTR 信号的上升沿保持时间 ( $\geq 10\text{ns}$ )，NVSTR 信号变为高电平，对应地址的存储空间被擦除，数据变为 1，页擦除时间为 2ms。

模块擦除操作：完成模块擦除操作需要 AE、MASE 和 NVSTR 为高电平。擦除的地址提前做好，满足建立时间 ( $\geq 5\text{ns}$ )，在 AE 的上升沿，地址被锁存。AE 变为高电平后，满足 NVSTR 信号的上升沿保持时间 ( $\geq 10\text{ns}$ )，NVSTR 信号变为高电平，对应地址的存储空间被擦除，数据变为 1，模块擦除时间为 10ms。

## 3.7 Cortex-M3

### 3.7.1 简介

GW1NSR-2C 内嵌微处理器系统硬核、具有丰富的逻辑资源、内嵌外设硬核，包括 USB2.0 PHY 和 ADC，内嵌 128KB 的 Flash 和 8KB 的 B-SRAM 存储资源、内嵌 PLL 和 OSC 时钟资源。微处理器硬核是 32-bit RISC 架构的 Cortex-M3，具有低功耗，低成本，高性能的特点，FPGA 提供可编程的外设和软核 IP，方便灵活的实现片上系统。

微处理器系统通过处理器模块和总线系统与外设通信，这里的外设指使用 FPGA 资源实现的外设或调用 FPGA 软核 IP 实现的外设。FPGA 内部有丰富的逻辑资源，用户可以灵活实现不同外设，高云云源软件提供了丰富的软核 IPs，方便用户调用，如 SPI、I<sup>2</sup>C、I3C 等外设控制器。微处理器系统连接的是 FPGA 资源，除了 JTAG 接口，没有直接的 I/O 端口与外设端口连接。

总线系统由 AHB-Lite 总线、AHB2APB 桥接总线和两条 APB 总线组成。

微处理器系统通过 AHB 总线访问 FPGA 子内存系统，该系统包含一个控制器，实现了 128KB 的 Flash 资源的只读操作和 8KB 的 B-SRAM 资源的读写操作。上电启动后，Cortex-M3 内核加载 Flash 中 ARM 程序的指令和数据，并且传输到 B-SRAM，然后开始运行。

AHB 总线支持两个扩展端口 INTEXP0 和 TARGEXP0，每个扩展端口提供一个 126bits 的 AHB 总线，可以连接到 FPGA 中的任何高速外设或存储资源。AHB 总线支持 GPIO 接口连接到 FPGA，用来实现用户通用 I/O 功能的连接。

两条 APB 总线分别为 APB1 和 APB2，APB1 连接两个定时器 (Timer0 和 Timer1)，两个 UART (Uart0 和 Uart1)，以及一个看门狗 (Watchdog)。两个 UART 直接连接到 FPGA，两个定时器和看门狗只在微处理器系统内部控制和使用，通过寄存器访问。APB2 总线直接连接到 FPGA 资源。

处理器模块由 Cortex-M3 内核、总线矩阵、NVIC、调试端口和时间戳组成。

Cortex-M3 内核通过总线矩阵来访问总线系统，包括 AHB 总线，AHB2APB 桥接总线和两条 APB 总线。

NVIC 提供了 USER\_INT0 和 USER\_INT1，用作外设的中断请求。调试


端口包括 JTAG 调试端口和 TPIU。

此外，微处理器系统提供了一个中断监测信号 IntMonitor，该信号可以指示 GPIO 中断或 APB1 外设中断，包括 Timer0 / Timer1 / Uart0 / Uart1 / Watchdog。该中断监测信号反馈给 FPGA，用来报告微处理器系统当前运行的中断状态。

FPGA 内嵌 PLL 和 OSC，可以灵活方便的提供时钟资源，上电复位和系统复位。

Cortex-M3 的结构框图如图 3-34 所示。

图 3-34 Cortex-M3 结构框图



### 3.7.2 Cortex-M3

GW1NSR-2C 器件内嵌的微处理器系统具有以下特性：

- 紧凑型内核
- Thumb-2 指令集，支持 ARM 核高性能
- 支持 8bits 和 16bits，一般应用于几千字节的内存微控制器中

- 采用哈佛架构，独立的指令总线和数据总线，加载/存储数据的同时能够执行指令取指
- 异常中断处理，通过寄存器操作实现硬件中断处理
- 确定性，快速的中断处理
- 内存保护单元，提供特权模式来保护操作系统功能
- 从 ARM7™ 处理器升级而来，具有更高性能和更低功耗
- 功能丰富的调试解决方案
  - JTAG 调试端口
  - FPB 模块实现断点功能
  - DWT 模块实现检测，触发和系统分析功能
  - ITM 模块支持调试打印
  - TPIU 模块桥接跟踪分析

### 3.7.3 总线矩阵

总线矩阵用来将 Cortex-M3 处理器和调试接口与外部 AHB 总线相连。

**总线矩阵与 AHB 总线的连接包括：**

- ICode 总线：32bit AHBLite 总线，用于从代码空间取指令和向量；
- DCode 总线：32bit AHBLite 总线，用于对代码空间进行数据加载/存储以及调试访问；
- 系统总线：32bit AHBLite 总线，用于对系统空间执行取指令和向量，数据加载/存储以及调试访问；
- APB：32bit APB 总线，用于对外部设备空间进行数据加载/存储以及调试访问。

**总线矩阵还对下面的功能进行控制：**

- 非对齐访问：总线矩阵将非对齐的处理器访问转换为对齐访问；
- Bit-banding：总线矩阵将 Bit\_band 别名访问转换为对 Bit\_band 空间的访问；
- 写缓冲：总线矩阵包含一个写缓冲区，使得处理器内核不受总线延迟的影响。

### 3.7.4 NVIC

嵌套向量中断控制器（NVIC）与 Cortex-M3 内核紧密耦合实现了低延迟的异常和中断处理，具有以下特性：

- 支持多达 26 个中断
- 两个外部用户中断 USER\_INT0 和 USER\_INT1
- 每个中断支持 8 种可编程的优先级（0~7），7 表示最低级的优先级，0 表示最高级的优先级
- 支持中断信号电平和脉冲检测
- 支持动态配置中断优先级
- 处理器状态进入中断时自动保存，中断退出时自动恢复，不需要额外的指令

表 3-17 NVIC 中断向量表

地址	名称	类型	描述
0x00000000	_StackTop	只读	中断堆栈顶层
0x00000004	Reset_Handler	只读	复位中断
0x00000008	NMI_Handler	只读	NMI 中断
0x0000000C	HardFault_Handler	只读	硬件错误中断
0x00000010	MemMange_Handler	只读	MPU 错误中断
0x00000014	BusFault_Handler	读/写	总线错误中断
0x00000018	UsageFault_Handler	只读	使用错误中断
0x0000002C	SVC_Handler	读/写	SVCall 中断
0x00000030	DebugMon_Handler	只读	调试监测中断
0x00000038	PendSV_Handler	读 / 写 / 只读	挂起中断
0x0000003C	SysTick_Handler	读/写	系统定时器中断
外部中断			
0x00000040	UART0_Handler	读/写	UART0 接收和发送中断
0x00000048	UART1_Handler	读/写	UART1 接收和发送中断
0x00000058	PORT0_COMB_Handler	读/写	GPIO0 中断
0x00000060	TIMER0_Handler	读/写	TIMER0 中断
0x00000064	TIMER1_Handler	读/写	TIMER1 中断
0x00000070	UARTOVF_Handler	读/写	UART0/UART1 溢出中断
0x00000074	USER_INT0	读/写	Flash 系统错误中断
0x00000078	USER_INT1	读/写	片内 Flash 中断
0x00000080	PORT0_0_Handler	读/写	GPIO0 管脚 0 中断
0x00000084	PORT0_1_Handler	读/写	GPIO0 管脚 1 中断
0x00000088	PORT0_2_Handler	读/写	GPIO0 管脚 2 中断
0x0000008C	PORT0_3_Handler	读/写	GPIO0 管脚 3 中断
0x00000090	PORT0_4_Handler	读/写	GPIO0 管脚 4 中断
0x00000094	PORT0_5_Handler	读/写	GPIO0 管脚 5 中断
0x00000098	PORT0_6_Handler	读/写	GPIO0 管脚 6 中断
0x0000009C	PORT0_7_Handler	读/写	GPIO0 管脚 7 中断
0x000000A0	PORT0_8_Handler	读/写	GPIO0 管脚 8 中断
0x000000A4	PORT0_9_Handler	读/写	GPIO0 管脚 9 中断
0x000000A8	PORT0_10_Handler	读/写	GPIO0 管脚 10 中断
0x000000AC	PORT0_11_Handler	读/写	GPIO0 管脚 11 中断
0x000000B0	PORT0_12_Handler	读/写	GPIO0 管脚 12 中断
0x000000B4	PORT0_13_Handler	读/写	GPIO0 管脚 13 中断
0x000000B8	PORT0_14_Handler	读/写	GPIO0 管脚 14 中断
0x000000BC	PORT0_15_Handler	读/写	GPIO0 管脚 15 中断

### 3.7.5 启动模式

程序加载模块从 ARM 程序内存中加载堆栈指针初始值，并且传送到复位中断处理程序中，复位向量在程序内存中指定。


当前的程序加载是基于 UART 消息监测实现的，这种方式易与 PC 机进行通信。启动程序加载模块的例程如下所示：

- 上电复位，进入复位中断处理程序调用程序加载器；
- 设置 UART0 波特率和控制寄存器，为发送和接收设置合适的波特率；
- 启动 Flash 加载模块子程序执行，如内存测试，Timer0 测试，Timer1 测试等；
- 写入 0x4(EOP)来终止程序。

### 3.7.6 时间戳

48bits 的时间戳计数器包含在 ITM 中，由跟踪使能信号 TRCENA 进行门控和使能，TRCENA 是 DEMCR 寄存器中第 24 位，是 Cortex-M3 处理器的调试模块 DWT 和 ITM 的全局使能信号。时间戳应用在调试进程中用来设置断点和标记等。

图 3-35 DEMCR 寄存器



注！

TRCENA 为 DWT 和 ITM 的全局使能信号：

- 0: DWT 和 ITM 不使能；
- 1: DWT 和 ITM 使能。

### 3.7.7 定时器

GW1NSR-2C 器件内嵌了两个同步的标准定时器 Timer0 和 Timer1，可以通过 APB1 总线进行控制和访问。


Timer0 和 Timer1 是 32bits 递减计数器，特性如下：

- 当计数值为 0 的时候生成中断请求信号 TIMERINT 且在配置中断清除寄存器 INTCLEAR 前，中断请求信号一直保持有效；
- 可以使用外部信号 EXTIN 作为计数器的使能信号，当 EXTIN 由 0 变 1

的时候使能有效；

- 如果计数器计数到 0，并且同时软件在清除上一次的中断状态，那么中断状态被设置为 1；
- 当外部输入 EXTIN 作为时钟的时候，时钟频率必须低于主时钟的一半，因为 EXTIN 首先要经过两级寄存器采样，然后经过边沿检测逻辑；
- Timer0: EXTIN 硬连接到 GPIO[1]；
- Timer1: EXTIN 硬连接到 GPIO[6]。

图 3-36 Timer0/ Timer1 结构框图



Timer0/ Timer1 寄存器如下表所示，Timer0 基地址为 0x40000000，Timer1 基地址为 0x40001000。

表 3-18 Timer0/ Timer1 寄存器


名称	基地址偏移	类型	位宽	复位值	描述
CTRL	0x000	读/写	4	0x0	[3]: 定时器中断使能 [2]: 外部输入作为时钟信号 [1]: 外部输入作为使能信号 [0]: 使能信号
VALUE	0x004	读/写	32	0x00000000	当前计数值
RELOAD	0x008	读/写	32	0x00000000	加载值, 写入到这个寄存器的数值会加载到计数器的当前计数值寄存器中
INTSTATUS/ INTCLEAR	0x00C	读/写	1	0x0	[0]: 定时器中断, 写 1 清除中断
PID4	0XFD0	只读	8	0x04	外设 ID 寄存器 4
PID5	0XFD4	只读	8	0x00	外设 ID 寄存器 5
PID6	0XFD8	只读	8	0x00	外设 ID 寄存器 6
PID7	0XFDC	只读	8	0x00	外设 ID 寄存器 7
PID0	0XFE0	只读	8	0x22	外设 ID 寄存器 0
PID1	0XFE4	只读	8	0XB8	外设 ID 寄存器 1
PID2	0XFE8	只读	8	0X1B	外设 ID 寄存器 2
PID3	0XFEC	只读	8	0X00	外设 ID 寄存器 3
CID0	0XFF0	只读	8	0X0D	组件 ID 寄存器 0
CID1	0XFF4	只读	8	0XF0	组件 ID 寄存器 1
CID2	0XFF8	只读	8	0X05	组件 ID 寄存器 2
CID3	0XFFC	只读	8	0XB1	组件 ID 寄存器 3

### 3.7.8 UART

GW1NSR-2C 器件微处理器系统内嵌了两个 UART(UART0 和 UART1), 可以通过 APB1 总线进行控制和访问, 支持的最大波特率为 921.6Kbits/s。

UART0 和 UART1 支持 8 位数据位和 1 位停止位, 不支持校验位。

图 3-37 APB UART Buffering



UART0 和 UART1 支持高速测试模式，当 CTRL[6] 设置为 1 时，串行数据在每个时钟周期下传输一位，这样可以在较短的仿真时间内发送信息。当 APB 检测到 UART0 和 UART1 有数据发送时的同时，APB 接口总是会发送“OK”响应，不需要等待。在使能 UART 之前，需要首先配置波特率分频寄存器 BAUDDIV。

BAUDTICK 输出频率是波特率的 16 倍，可以使用这个外部信号在同步模式下采样 UART 数据。CTRL[0] 为输出使能信号 TXEN，当 UART 传输使能时，可以用这个信号把双向 I/O 转换为 UART 数据输出。

状态寄存器 STATE 中的缓存溢出状态用于驱动溢出中断请求信号，因此，清除缓存溢出状态可以清除溢出中断请求，清除溢出中断请求也可以清除 STATE 中的缓存溢出状态。

下表是 UART0 和 UART1 的寄存器描述，UART0 基地址为 0X40004000，UART1 基地址为 0X40005000。



表 3-19 UART0/UART1 寄存器

名称	基地址偏移	类型	位宽	复位值	描述
DATA	0x000	读/写	8	0x--	8 位数据 接收模式下为接收数据 发送模式下为发送数据
STATE	0x004	读/写	4	0x0	[3]: 接收缓存溢出, 写 1 清除 [2]: 发送缓存溢出, 写 1 清除 [1]: 接收缓存满标志, 只读 [0]: 发送缓存满标志, 只读
CTRL	0x008	读/写	7	0x00	[6]: 高速测试模式, 只在发送模式下支持 [5]: 接收溢出中断使能信号 [4]: 发送溢出中断使能信号 [3]: 接收中断使能信号 [2]: 发送中断使能信号 [1]: 接收使能信号 [0]: 发送使能信号
INTSTATUS/ INTCLEAR	0x00C	读/写	4	0x0	[3]: 接收溢出中断, 写 1 清除 [2]: 发送溢出中断, 写 1 清除 [1]: 接收中断, 写 1 清除 [0]: 发送中断, 写 1 清除
BAUDDIV	0x010	读/写	20	0x00000	[19:0]: 波特率分频寄存器, 最小值为 16
PID4	0XFD0	只读	8	0x04	外设 ID 寄存器 4
PID5	0XFD4	只读	8	0x00	外设 ID 寄存器 5
PID6	0XFD8	只读	8	0x00	外设 ID 寄存器 6
PID7	0XFDC	只读	8	0x00	外设 ID 寄存器 7
PID0	0XFE0	只读	8	0x21	外设 ID 寄存器 0
PID1	0XFE4	只读	8	0XB8	外设 ID 寄存器 1
PID2	0XFE8	只读	8	0X1B	外设 ID 寄存器 2
PID3	0XFEC	只读	8	0X00	外设 ID 寄存器 3
CID0	0XFF0	只读	8	0X0D	组件 ID 寄存器 0
CID1	0XFF4	只读	8	0XF0	组件 ID 寄存器 1
CID2	0XFF8	只读	8	0X05	组件 ID 寄存器 2
CID3	0XFFC	只读	8	0XB1	组件 ID 寄存器 3

### 3.7.9 看门狗

GW1NSR-2C 器件微处理器系统内嵌了一个 Watchdog, 可以通过 APB1 总线进行控制和访问。

它是基于一个 32bits 的递减计数器, 通过重装载寄存器 WDOGLOAD 进行初始化。


Watchdog 模块会产生中断信号 WDOGINT, 和用户配置的计数值有关。当时钟使能信号 WDOGCLKEN 为高电平有效的时候, Watchdog 计数器在

每个时钟的上升沿递减。Watchdog 监测中断信号，并且当计数值为 0 时产生中断请求信号 WDOGRES。在时钟 WDOGCLK 的下一个时钟周期，重载寄存器 WDOGLOAD 的数值加载到计数器中，继续进行下一次递减计数。

当系统发生错误时，Watchdog 用于产生系统复位信号，提供一种软件系统崩溃恢复的方法。比如，如果中断信号没有清除，此时计数器又一次计数到 0，那么 Watchdog 会重新置位复位信号，用于系统复位。

Watchdog 操作方式如下图所示：

图 3-38 Watchdog 操作方式



Watchdog 寄存器如下表所示，Watchdog 基地址为 0x40008000.

表 3-20 Watchdog 寄存器

名称	基地址偏移	类型	位宽	复位值	描述
WDOGLOAD	0x00	读/写	32	0xFFFFFFFF	Watchdog 加载寄存器
WDOGVALUE	0x04	只读	32	0xFFFFFFFF	Watchdog 计数值寄存器
WDOGCONTROL	0x08	读/写	2	0x0	Watchdog 控制寄存器 [1]: [0]:
WDOGINTCLR	0x0C	只写	-	0x-	Watchdog 中断清除寄存器
WDOGRIS	0x10	只读	1	0x0	Watchdog 上一次中断状态寄存器
WDOGDIS	0x14	只读	1	0x0	Watchdog 中断状态寄存器
WDOGLOCK	0xC00	读/写	32	0x0	Watchdog 锁存寄存器
WDOGTCR	0xF00	读/写	1	0x0	Watchdog 测试控制寄存器
WDOGTOP	0xF04	只写	2	0x0	Watchdog 测试输出设置寄存器
WDOGPERIPHID4	0XFD0	只读	8	0x04	外设 ID 寄存器 4
WDOGPERIPHID5	0XFD4	只读	8	0x00	外设 ID 寄存器 5
WDOGPERIPHID6	0XFD8	只读	8	0x00	外设 ID 寄存器 6
WDOGPERIPHID7	0XFDC	只读	8	0x00	外设 ID 寄存器 7
WDOGPERIPHID0	0XFE0	只读	8	0x24	外设 ID 寄存器 0
WDOGPERIPHID1	0XFE4	只读	8	0XB8	外设 ID 寄存器 1
WDOGPERIPHID2	0XFE8	只读	8	0X1B	外设 ID 寄存器 2
WDOGPERIPHID3	0XFEC	只读	8	0X00	外设 ID 寄存器 3
WDOGPCCELLID0	0XFF0	只读	8	0X0D	组件 ID 寄存器 0
WDOGPCCELLID1	0XFF4	只读	8	0XF0	组件 ID 寄存器 1
WDOGPCCELLID2	0XFF8	只读	8	0X05	组件 ID 寄存器 2
WDOGPCCELLID3	0XFFC	只读	8	0XB1	组件 ID 寄存器 3

### 3.7.10 GPIO

GW1NSR-2C 器件微处理器系统通过 AHB 总线与 GPIO 模块通信，GPIO 模块连接到 FPGA。GPIO 支持 16bits 的通用 I/O 功能，具有以下特性：

- 可编程中断生成功能，可以配置 GPIO 的任一位用来产生中断；
- 位掩码支持使用地址值；
- 支持通过配置寄存器实现不同的功能
- 独立的寄存器配置和明确的控制寄存器地址保证了线程安全

GPIO 寄存器如下表所示，GPIO 基地址为 0x40010000。

表 3-21 GPIO 寄存器

名称	基地址偏移	类型	位宽	复位值	描述
DATA	0x0000	读/写	16	0x----	[15:0]: 数据寄存器
DATAOUT	0x0004	读/写	16	0x0000	[15:0]: 数据输出寄存器
OUTENSET	0x0010	读/写	16	0x0000	[15:0]: 输出使能设置 写 1: 输出使能有效 写 0: 输出使能无效 读 1: 信号为输出 写 0: 信号为输入
OUTENCLR	0x0014	读/写	16	0x0000	[15:0]: 清除输出使能
ALTFUNCSET	0x0018	读/写	16	0x0000	[15:0]: 可选择功能设置 写 1: 设置 ALTFUNC 写 0: 不设置 ALTFUNC 读 0: GPIO 作为 I/O 读 1: ALTFUNC 功能
ALTFUNCCLR	0x001C	读/写	16	0x0000	[15:0]: 可选择功能清除
INTENSET	0x0020	读/写	16	0x0000	[15:0]: 中断使能设置 写 1: 设置中断使能 写 0: 不设置中断使能 读:0: 不使能中断 读 1: 中断使能
INTENCLR	0x0024	读/写	16	0x0000	[15:0]: 中断使能清除 写 1: 清除中断使能 写 0: 不清除中断使能 读 0: 中断使能不清除 读 1: 中断使能清除
INTTYPESET	0x0028	读/写	16	0x0000	[15:0]: 中断类型设置
INTTYPECLR	0x002C	读/写	16	0x0000	[15:0]: 中断类型清除
INTPOLSET	0x0030	读/写	16	0x0000	[15:0]: 中断极性设置
INTPOLCLR	0x0034	读/写	16	0x0000	[15:0]: 中断极性清除
INTSTATUS/ INTCLEAR	0x0038	读/写	16	0x0000	读中断状态寄存器 写 1 清除中断请求
MASKLOWBYTE	0x0400- 0x07FC	读/写	16	0x0000	-
MASKHIGHBYTE	0x0800- 0x0BFC	读/写	16	0x0000	-
Reserved	0x0C00- 0x0FCF	-	-	-	Reserved
PID4	0XFD0	只读	8	0x04	外设 ID 寄存器 4
PID5	0XFD4	只读	8	0x00	外设 ID 寄存器 5
PID6	0XFD8	只读	8	0x00	外设 ID 寄存器 6
PID7	0XFDC	只读	8	0x00	外设 ID 寄存器 7
PID0	0XFE0	只读	8	0x20	外设 ID 寄存器 0
PID1	0XFE4	只读	8	0XB8	外设 ID 寄存器 1
PID2	0XFE8	只读	8	0X1B	外设 ID 寄存器 2
PID3	0XFEC	只读	8	0X00	外设 ID 寄存器 3

名称	基地址偏移	类型	位宽	复位值	描述
CID0	0XFF0	只读	8	0X0D	组件 ID 寄存器 0
CID1	0XFF4	只读	8	0XF0	组件 ID 寄存器 1
CID2	0XFF8	只读	8	0X05	组件 ID 寄存器 2
CID3	0XFFC	只读	8	0XB1	组件 ID 寄存器 3

### 3.7.11 调试端口


Cortex-M3 处理器包含一个调试访问接口，包括 JTAG 接口和 TPIU 接口，这两个接口都连接到 FPGA。JTAG 调试访问接口符合 IEEE1149.1 测试访问端口以及边界扫描结构标准。

JTAG-DP 的功能实现主要由三部分组成：

- JTAG-DP 状态机
- 指令寄存器（IR）和相关的 IR 扫描链，用来控制 JTAG 和当前所选的寄存器的行为
- 数据寄存器和相关的 DR 扫描链，他们与 JTAG-DP 中的寄存器连接。

### 3.7.12 内存映射

图 3-39 内存映射



### 3.7.13 端口信号描述

表 3-22 Cortex-M3 端口信号

端口名称	方向	描述
时钟和复位信号		
FCLK	输入	时钟信号
PORESETN	输入	上电复位
SYSRESETN	输入	系统复位
GPIO 信号		
IOEXPOUTPUTO [15:0]	输出	GPIO 输出
IOEXPOUTPUTENO [15:0]	输出	GPIO 输出使能
IOEXPINPUTI [15:0]	输入	GPIO 输入
UART 信号		
UART0TXDO	输出	UART0 发送信号
UART1TXDO	输出	UART1 发送信号
UART0BAUDTICK	输出	UART0 波特率时钟
UART1BAUDTICK	输出	UART0 波特率时钟
UART0RXDI	输入	UART0 接收信号
UART1RXDI	输入	UART1 接收信号
AHB Lite TO SRAM 信号		
MTXHRESETN	输出	SRAM 复位信号
SRAM0ADDR	输出	SRAM 读写地址

端口名称	方向	描述
[12:0]		
SRAM0WREN	输出	SRAM 读写使能
SRAM0WDATA [31:0]	输出	SRAM 写入数据
SRAM0CS	输出	SRAM 片选信号
SRAM0RDATA	输入	SRAM 读出数据
AHB Lite TO Flash 接口信号		
TARGFLASH0HSEL	输出	Flash 传输选择信号
TARGFLASH0HADDR[28:0]	输出	Flash 传输读写地址
TARGFLASH0HTRANS[1:0]	输出	Flash 传输类型
TARGFLASH0HWRITE	输出	Flash 传输读写使能
TARGFLASH0HSIZE[2:0]	输出	Flash 传输数据位宽
TARGFLASH0HBURST[2:0]	输出	Flash 传输突发长度设置信号
TARGFLASH0HPROT[3:0]	输出	Flash 传输保护控制类型
TARGFLASH0MEMATTR[1:0]	输出	Flash 传输内存属性
TARGFLASH0EXREQ	输出	Flash 传输独占请求
TARGFLASH0HMASTER[3:0]	输出	Flash 传输主机选择
TARGFLASH0HWDATA[31:0]	输出	Flash 传输写入数据
TARGFLASH0HMASTLOCK	输出	Flash 传输锁定信号
TARGFLASH0HREADYMUX	输出	Flash 传输完成
TARGFLASH0HAUSER	输出	Flash 传输用户读写地址
TARGFLASH0HWUSER[3:0]	输出	Flash 传输用户写入数据
TARGFLASH0HRDATA[31:0]	输入	Flash 传输读出数据
TARGFLASH0HRUSER[2:0]	输入	Flash 传输用户读出数据
TARGFLASH0HRESP	输入	Flash 传输从机响应
TARGFLASH0EXRESP	输入	Flash 传输独占响应
TARGFLASH0HREADYOUT	输入	Flash 传输完成反馈信号
AHB Lite TARGEXP0 扩展接口信号		
TARGEXP0HSEL	输出	扩展传输选择信号
TARGEXP0HADDR[31:0]	输出	扩展传输读写地址
TARGEXP0HTRANS[1:0]	输出	扩展传输类型
TARGEXP0HWRITE	输出	扩展传输读写使能
TARGEXP0HSIZE[2:0]	输出	扩展传输数据位宽
TARGEXP0HBURST[2:0]	输出	扩展传输突发类型设置
TARGEXP0HPROT[3:0]	输出	扩展传输保护类型信号
TARGEXP0MEMATTR[1:0]	输出	扩展传输内存属性
TARGEXP0EXREQ	输出	扩展传输独占请求
TARGEXP0HMASTER[3:0]	输出	扩展传输主机选择
TARGEXP0HWDATA[31:0]	输出	扩展传输写入数据
TARGEXP0HMASTLOCK	输出	扩展传输锁定信号，用于 bit band

端口名称	方向	描述
TARGEXP0HREADYMUX	输出	扩展传输完成
TARGEXP0HAUSER	输出	扩展传输用户读写地址
TARGEXP0HWUSER[3:0]	输出	扩展传输用户写入数据
TARGEXP0HRDATA[31:0]	输入	扩展传输读出数据
TARGEXP0HREADYOUT	输入	扩展传输完成反馈信号
TARGEXP0HRESP	输入	扩展传输从机响应
TARGEXP0EXRESP	输入	扩展传输独占响应
TARGEXP0HRUSER[2:0]	输入	扩展传输用户读出数据
AHB Lite INTEXP0 初始化扩展接口		
INTEXP0HRDATA[31:0]	输出	初始化扩展传输读出数据
INTEXP0HREADY	输出	初始化扩展传输正常指示信号
INTEXP0HRESP	输出	初始化扩展传输响应
INTEXP0EXRESP	输出	初始化扩展传输独占响应
INTEXP0HRUSER[2:0]	输出	初始化扩展传输用户读出数据
INTEXP0HSEL	输入	初始化扩展传输选择信号
INTEXP0HADDR[31:0]	输入	初始化扩展传输读写地址
INTEXP0HTRANS[1:0]	输入	初始化扩展传输类型
INTEXP0HWRITE	输入	初始化扩展传输读写使能
INTEXP0HSIZE[2:0]	输入	初始化扩展传输数据位宽
INTEXP0HBURST[2:0]	输入	初始化扩展传输突发类型设置
INTEXP0HPROT[3:0]	输入	初始化扩展传输保护类型
INTEXP0MEMATTR[1:0]	输入	初始化扩展传输内存属性
INTEXP0EXREQ	输入	初始化扩展传输独占请求
INTEXP0HMASTER[3:0]	输入	初始化扩展传输主机选择
INTEXP0HWDATA[31:0]	输入	初始化扩展传输写入数据
INTEXP0HMASTLOCK	输入	初始化扩展传输主机端锁定信号
INTEXP0HAUSER	输入	初始化扩展传输用户读写地址
INTEXP0HWUSER	输入	初始化扩展传输用户写入数据
APB 接口信号		
APBTARGEXP2PSTRB[3:0]	输出	APB 传输写选通
APBTARGEXP2PPROT[2:0]	输出	APB 传输保护类型信号
APBTARGEXP2PSEL	输出	APB 传输从机选择信号
APBTARGEXP2PENABLE	输出	APB 传输的第二个时钟周期
APBTARGEXP2PADDR[11:0]	输出	APB 传输读写地址
APBTARGEXP2PWRITE	输出	APB 传输读写使能
APBTARGEXP2PWDATA[31:0]	输出	APB 传输写入数据
APBTARGEXP2PRDATA[31:0]	输入	APB 传输读出数据
APBTARGEXP2PREADY	输入	从机需要额外的等待时拉低
APBTARGEXP2PSLVERR	输入	SLVERR 响应



端口名称	方向	描述
系统复位响应信号		
MTX_HRESET_N	输出	由 SYSRESETN 自动激活，用来指示 MCU 开始从 Flash 启动
JTAG 调试端口信号		
DAPTD0	输出	JTAG 数据输出
DAPJTAGNSW	输出	输出 1'b1，JTAG 模式
DAPNTDOEN	输出	JTAG 数据输出管脚控制信号
DAPSWDITMS	输入	JTAG 状态选择
DAPTDI	输入	JTAG 数据输入
DAPNTRST	输入	JTAG 复位信号
DAPSWCLKTCK	输入	JTAG 时钟信号
TRACE 接口信号		
TPIUTRACEDATA[3:0]	输出	Trace 输出数据
TPIUTRACECLK	输出	Trace 输出时钟
中断请求信号		
USER_INT0	输入	Flash 错误中断请求
USER_INT1	输入	Flash 中断请求
中断状态监测信号		
INTMONITOR	输出	GPIO 和 APB1 外设中断监测信号

## 3.8 USB2.0 PHY

### 3.8.1 特性概述

GW1NSR 系列 FPGA 产品内嵌 USB2.0 PHY，特性概述如下：

- 480Mbps 数据速率，兼容 USB1.1 1.5/12Mbps 速率
- 即插即用
- 热插拔

### 3.8.2 端口及参数信号描述

USB2.0 PHY 模块包括 UTMI+digital 和 UTMI+AFE(Analog Front End)，主要用于连接 USB 控制器和 USB PHY。

表 3-23 USB2.0 PHY 端口信号

端口名称	方向	描述
CLK	O	接收和发送的时钟信号 数据位宽为 8bit: 60MHz 数据位宽为 16bit: 30MHz
RESET	I	复位信号, 高有效
XCVRSEL	I	传输模式选择信号 2'b00: HS 传输 2'b01: FS 传输 2'b10: LS 传输 2'b11: 在 FS 总线上发送 LS 包, 或者接收 LS 包
TERMSEL	I	终端选择 0: HS 终端使能 1: FS 终端使能
SUSPENDM	I	挂起信号
LINESTATE[1:0]	O	接收端的线路状态 2'b00: SE0 2'b01: 'J'状态 2'b10: 'K'状态 2'b11: SE1
OPMODE [1:0]	I	操作模式选择信号 2'b00: 正常操作 2'b01: 无驱动 2'b10: 不使能位填充和 NRZI 编码 2'b11: 不自动产生开始和结束信号的操作
DP	IO	USB 数据管脚
DM	IO	USB 数据管脚
DATAIN[7:0]	I	低 8bit USB 发送数据输入
DATAIN[15:8]	I	高 8bit USB 发送数据输入
TXVLD	I	低 8bit 发送数据使能信号, DATAIN[7:0]数据有效指示信号
TXVLDH	I	高 8bit 发送数据使能信号, DATAIN[15:8]数据有效指示信号
TXREADY	O	发送数据准备完成信号
DATAOUT[7:0]	O	低 8bit USB 接收数据输出
DATAOUT[15:8]	O	高 8bit USB 接收数据输出
RXVLD	O	低 8bit 接收数据使能信号, DATAOUT[7:0]数据有效指示信号
RXVLDH	O	高 8bit 接收数据使能信号, DATAOUT[15:8]数据有效指示信号
RXACTIVE	O	接收激活信号, 表示接收状态机已经检测到同步信号并且激活。
RXERROR	O	接收错误指示信号, 高电平表示接收错误
IDPULLUP	I	模拟 ID 线采用使能, 高有效
IDDIG	O	连接插头类型指示 0: mini-A 1: mini-B

端口名称	方向	描述
SESSVLD	O	A/B 外设的会话是否有效 0: Vbus < 0.8V 1: Vbus > 2V
VBUSVLD	O	指示 Vbus 电压是否有效 0: Vbus < 4.4V 1: Vbus > 4.75V
ADPSNS	O	指示 Vbus 电压 0: Vbus < 0.2V 1: Vbus > 0.55V
ADP_PRBEN	I	ADP 探针比较器使能信号 1: 使能 0: 不使能
ADPPRB	O	指示 Vbus 电压 0: Vbus < 0.6V 1: Vbus > 0.75V
CHARGVBUS	I	Vbus 充电使能信号 0: 不充电 1: 通过电阻充电
DISCHARGEVBUS	I	Vbus 放电使能信号 0: 不放电 1: 通过电阻放电
DPPD	I	DP 线上 15K 欧姆下拉电阻使能信号 0: 没有下拉电阻连接到 DP 1: 有下拉电阻连接到 DP
DMPD	I	DM 线上 15K 欧姆下拉电阻使能信号 0: 没有下拉电阻连接到 DM 1: 有下拉电阻连接到 DM
HOSTDIS	O	外部设备连接指示信号, 只有当 DPPD 和 DMPD 为 1 的时候此信号才有效 0: 有外部设备连接 1: 没有外部设备连接
TXBITSTUFFEN	I	指示 DATAOUT[7:0]端口上的数据位填充是否使能 0: 不使能位填充 1: 使能位填充
TXBITSTUFFENH	I	指示 DATAOUT[15:8]端口上的数据位填充是否使能 0: 不使能位填充 1: 使能位填充
FSLSSERIAL	I	0: FS 和 LS 包采用并行接口发送 1: FS 和 LS 包采用串行接口发送
TXENN	I	只有当 FSLSSERIAL 为 1 时才有效, 串行数据使能信号, 低电平有效
TXDAT	I	只有当 FSLSSERIAL 为 1 时才有效, 串行数据
TXSE0	I	只有当 FSLSSERIAL 为 1 时才有效, 强制单端为 0
RXDP	O	只有当 FSLSSERIAL 为 1 时才有效, 数据接收
RXDM	O	只有当 FSLSSERIAL 为 1 时才有效, 数据接收
RXRCV	O	只有当 FSLSSERIAL 为 1 时才有效, 数据接收
VBUS	IO	VBUS 信号

端口名称	方向	描述
ID	I	ID 信号
XIN	I	晶振输入, 支持 12MHz~24MHz
XOUT	O	晶振输出
REXT	I	1%精度 12.7K 下拉电阻
LBKERR	O	0: 没有 BIST 错误 1: BIST 错误
INTCLK	I	由 SoC 提供的时钟信号
CLKRDY	O	内部 PLL 锁频成功
CLK480PAD	O	输出的 480MHz 时钟
扫描 (SCAN) 信号		
SCANCLK	I	扫描模式时钟信号
SCANEN	I	转换模式使能信号
SCANMODE	I	扫描模式使能信号, 高有效
TRESETN	I	扫描模式复位信号, 低有效
SCANIN1	I	扫描链输入
SCANIN2	I	扫描链输入
SCANIN3	I	扫描链输入
SCANIN4	I	扫描链输入
SCANIN5	I	扫描链输入
SCANIN6	I	扫描链输入
SCANOUT1	O	扫描链输出
SCANOUT2	O	扫描链输出
SCANOUT3	O	扫描链输出
SCANOUT4	O	扫描链输出
SCANOUT5	O	扫描链输出
SCANOUT6	O	扫描链输出

表 3-24 USB2.0 PHY 参数信号

参数名称	描述
DATABUS16_8	数据位宽选择信号 1: 16bit 数据位宽, 时钟信号 CLK 为 30MHz 0: 8bit 数据位宽, 时钟信号 CLK 为 60MHz
ADP_PRBEN	ADP 探针比较器使能信号
TEST_MODE[0]	BIST 测试使能信号
TEST_MODE[4] TEST_MODE[1]	BIST 模式选择 2'b00: 高速 BIST 模式 2'b01: 全速 BIST 模式 2'b10: 低速 BIST 模式 2'b11: FSBUS BIST 模式下低速包数据
TEST_MODE[2]	0: 8bit 位宽 BIST 1: 16bit 位宽 BIST
TEST_MODE[3]	0: 数字回环 BIST

参数名称	描述
	1: 模拟回环 BIST
HSDRV1	高速驱动调整信号, 正常操作时连接低电平
HSDRV0	高速驱动调整信号, 正常操作时连接低电平
CLK_SEL	时钟源选择信号 0: 外部晶振 XIN/XOUT 1: SoC 内部时钟 INTCLK
M[3: 0]	用于测试, M 分频系数, 默认值 0 0: 1 分频 1: 禁用 2: 2 分频 3: 3 分频 ..... 15: 15 分频
N[5: 0]	用于测试, N 分频系数, 默认值 6'b101000 支持 2 到 63 0 和 1: 禁用 2: 2 分频 3: 3 分频 ..... 63: 63 分频
C[1: 0]	用于测试, 电荷泵电流控制信号, 默认 40uA 2'b00: 30uA 2'b01: 40uA 2'b10: 50uA 2'b11: 60uA
FOC_LOCK	用于测试, 默认值 0 0: 锁频信号由 PLL 生成 1: 锁频信号一直为高电平

## 3.9 ADC

### 3.9.1 特性概述

GW1NSR 系列 FPGA 产品内部集成了一个 8 通道单端 12bit SAR 模数转换器, 是一款低功耗, 低漏电流、高动态性能的中速 ADC。

动态性能如下:

- 转换速率: 最大 1MHz
- 动态范围: >81dB SFDR, >62db SINAD
- 线性性能: INL<1LSB, DNL<0.5LSB, 无失码

## 3.9.2 端口信号

表 3-25 ADC 端口信号

端口名称	方向	描述
CLK	I	时钟输入信号, 时钟频率 fclk 大于等于 16 倍的采样频率 最大时钟频率 16MHz
PD	I	掉电信号, 该信号值为 1 时, 输出 0
SoC	I	采样频率, 最大频率 1MHz
S[2: 0]	I	通道选择信号
CH[7:0]	I	八通道模拟输入
EOC	O	转换结束
B[11: 0]	O	A/D 转换结果

表 3-26 通道选择真值表

S[2: 0]	选择的输入通道
3'b111	CH[7]
3'b110	CH[6]
3'b101	CH[5]
3'b100	CH[4]
3'b011	CH[3]
3'b010	CH[2]
3'b001	CH[1]
3'b000	CH[0]

## 3.10 时钟

时钟资源及布线对 FPGA 高性能的应用至关重要。GW1NSR 系列 FPGA 产品提供了专用全局时钟网络(GCLK)，直接连接到器件的所有资源。除了 GCLK 资源，还提供了高速时钟 HCLK 资源。此外，还提供了锁相环(PLL)，延迟锁相环(DLL)等时钟资源。

### 3.10.1 全局时钟网络

GCLK 在 GW1NSR 系列 FPGA 产品中按象限分布，分成 L、R 两个象限，每个象限提供 8 个 GCLK 网络。GCLK 的可选时钟源包括专用的时钟输入管脚和普通布线资源，使用专用的时钟输入管脚具有更好的时钟性能。

图 3-40 GW1NSR-2 时钟资源






图 3-41 GCLK 象限分布示意



通过 DQCE(Dynamic Quadrant Clock Enable)可动态打开/关闭 GCLK0~GCLK5。关闭 GCLK0~GCLK5 时钟，GCLK0~GCLK5 驱动的内部逻辑不再翻转，从而降低了器件的总体功耗。


图 3-42 DQCE 结构示意图





每个象限的 GCLK6~GCLK7 由 DCS(Dynamic Clock Selector)控制, 如图 3-43 所示, 内部逻辑可以通过 CRU 在四个时钟输入之间动态选择, 输出不带毛刺的时钟。

图 3-43 DCS 接口示意图




DCS 可以配置为以下几种模式：

### 1. DCS Rising Edge 模式

即在当前选择时钟的上升沿后转入常量 1, 在新选择时钟的上升沿后转入新时钟, 如图 3-44 所示。


图 3-44 DCS Rising Edge 模式下的时序示意图



### 2. DCS Falling Edge 模式

即在当前选择时钟的下降沿后转入常量 0, 在新选择时钟的下降沿后转入新时钟, 如图 3-45 所示。

图 3-45 DCS Falling Edge 模式下的时序示意图



### 3. Clock Buffer 模式

此模式下, DCS 简化为普通的 Clock buffer。

## 3.10.2 锁相环


锁相环路是一种反馈控制电路, 简称锁相环(PLL, Phase-locked Loop)。

利用外部输入的参考时钟信号控制环路内部振荡信号的频率和相位。

GW1NSR 系列 FPGA 产品的 PLL 模块能够提供可以综合的时钟频率，通过配置不同的参数可以进行时钟的频率调整(倍频和分频)、相位调整、占空比调整等功能。

PLL 模块的结构框图如图 3-46 所示。

图 3-46 PLL 示意图



PLL 的参考时钟信号可以通过外部 PLL 时钟管脚输入，也可以是通过绕线过去的全局时钟信号、高速时钟信号或普通数据信号。PLL 的反馈信号可以是外部 PLL 反馈信号的管脚的输入，也可以是通过绕线过去的全局时钟信号、高速时钟信号或普通数据信号。

GW1NSR 系列 FPGA 产品的 PLL 性能如下：

- 输入频率范围：3MHz~450MHz
- VCO 震荡频率范围：400MHz~1500MHz
- CLKOUT 输出频率范围：3.125MHz~750MHz

PLL 可对输入时钟 CLKIN 进行频率调整(倍频和分频)，计算公式如下：

1.  $f_{\text{CLKOUT}} = (f_{\text{CLKIN}} * \text{FDIV}) / \text{IDIV}$
2.  $f_{\text{VCO}} = f_{\text{CLKOUT}} * \text{ODIV}$
3.  $f_{\text{CLKOUTD}} = f_{\text{CLKOUT}} / \text{SDIV}$
4.  $f_{\text{PFD}} = f_{\text{CLKIN}} / \text{IDIV} = f_{\text{CLKOUT}} / \text{FDIV}$

注！

- $f_{\text{CLKIN}}$  为输入时钟 CLKIN 频率。
- $f_{\text{CLKOUT}}$  为 CLKOUT 和 CLKOUTP 时钟频率。
- $f_{\text{CLKOUTD}}$  为 CLKOUTD 时钟频率，CLKOUTD 为 CLKOUT 分频后的时钟。
- $f_{\text{PFD}}$  为 PFD 鉴相频率。

即可通过调整 IDIV、FDIV、ODIV、SDIV 来得到期望频率的时钟信号。

PLL 端口定义如表 3-27 所示。


表 3-27 PLL 端口定义

端口名称	信号	描述
CLKIN [5: 0]	输入	参考时钟输入
CLKFB	输入	反馈时钟输入
RESET	输入	PLL 全部复位
RESET_P	输入	PLL 关断 (Power Down) 信号
RESET_I	输入	IDIV 复位信号
RESET_S	输入	SDIV 和 DIV3 复位信号
IDSEL [5: 0]	输入	动态控制 IDIV 值, 范围 1~64
FBDSEL [5: 0]	输入	动态控制 FDIV 值, 范围 1~64
PSDA [3: 0]	输入	动态相位控制(上升沿有效)
DUTYDA [3: 0]	输入	动态占空比控制(下降沿有效)
FDLY [3: 0]	输入	CLKOUTP 动态延迟控制
CLKOUT	输出	无相位和占空比调整的时钟输出
CLKOUTP	输出	有相位和占空比调整的时钟输出
CLKOUTD	输出	来自 CLKOUT 或 CLKOUTP 分频时钟 (由 SDIV 分频器控制)
CLKOUTD3	输出	来自 CLKOUT 或 CLKOUTP 的分频时钟(由 DIV3 分频器控制, DIV3 分频值固定为 3)
LOCK	输出	PLL 锁定指示: 1: 锁定; 0: 失锁

### 3.10.3 高速时钟

GW1NSR 系列 FPGA 产品的高速时钟 HCLK 可以支持 I/O 完成高性能数据传输, 是专门针对源时钟同步的数据传输接口而设计的, 如图 3-47 所示。

图 3-47 GW1NSR-2/ GW1NSR-2C HCLK 示意图




### 3.10.4 延迟锁相环

GW1NSR 系列 FPGA 产品提供了延迟锁相环。延迟锁相环 (DLL,

Delay-locked Loop) 的功能模块如图 3-48 所示。

图 3-48 GW1NSR-2 的延迟锁相环示意图



CLKIN 的来源包括了 GCLK 和相邻的 HCLK。

计算过的输出 STEP 信号会送到四个 BANK 中，同时信号 STEP 也可通过布线送到用户逻辑中去。

## 3.11 长线

作为对 CRU 的有效补充，GW1NSR 系列 FPGA 产品提供了灵活丰富的长线资源，适用于时钟、时钟使能、置复位或其它高扇出的信号。

## 3.12 全局复置位

GW1NSR 系列 FPGA 产品包含一个专用的全局复置位网络，直接连接到器件的内部逻辑，可用作异步/同步复位或异步/同步置位，CFU 和 I/O 中的寄存器均可以独立配置。

## 3.13 编程配置

GW1NSR 系列 FPGA 产品支持 SRAM 编程和 Flash 编程。Flash 编程模式既支持片内 Flash 编程也支持片外 Flash 编程，此外，支持片内 DUAL BOOT 功能，用户也可以根据自身需要将配置数据备份在外部 Flash 中。

GW1NSR 系列 FPGA 产品除了支持业界通用的 JTAG 配置模式外，还支持高云半导体特有的 GowinCONFIG 配置模式，支持多达 6 种模式：AUTO BOOT、SSPI、MSPI、DUAL BOOT、SERIAL 和 CPU。所有器件均支持 JTAG 和 AUTO BOOT 模式。详细资料请参见 [《Gowin FPGA 产品编程配置手册》](#)。

### 3.13.1 SRAM 编程

GW1NSR 系列 FPGA 产品的 SRAM 编程，每次上电后需要重新下载配置数据。

### 3.13.2 Flash 编程

Flash 编程的配置数据存放在片内 Flash 单元。上电后，配置数据从片内 Flash 单元传送到 SRAM 配置单元。在上电后的几个毫秒内就可以完成数据的配置，这种配置方式也称为“快速启动/瞬时启动”。GW1NSR 系列 FPGA 产品还支持外部 Flash 编程模式和双启动模式，详细资料请参见 [《Gowin FPGA 产品编程配置手册》](#)。

## 3.14 片内晶振

GW1NSR 系列 FPGA 产品内嵌了一个片内晶振，片内晶振提供可编程的用户时钟，时钟精度可达±5%，编程过程中为 MSPI 编程模式提供时钟源。GW1NSR 系列 FPGA 产品片内晶振输出频率数据如表 3-28 所示。

表 3-28 GW1NSR-2 片内晶振的输出频率

模式	频率	模式	频率	模式	频率
0	2.5MHz <sup>1</sup>	8	7.5MHz	16	15.0MHz
1	5.4MHz	9	8.0MHz	17	17.1MHz
2	5.7MHz	10	8.6MHz	18	20.0MHz
3	6.0MHz	11	9.2MHz	19	24.0MHz
4	6.3MHz	12	10.0MHz	20	30.0MHz
5	6.6MHz	13	10.9MHz	21	40.0MHz
6	6.9MHz	14	12.0MHz	22	60.0MHz
7	7.4MHz	15	13.3MHz	23	120MHz <sup>2</sup>

注！

- [1]默认输出频率
- [2]不适用于 MSPI 编程模式

片内晶振还可以为用户设计提供时钟源，通过配置工作参数，可以获得多达 64 种时钟频率。

输出时钟频率可以通过如下公式计算得到： $f_{out}=240\text{MHz}/\text{Param}$ 。

其中除数 Param 为配置参数，范围为 2~128，只支持偶数。

# 4 电气特性

注！

建议在推荐的工作条件及工作范围内使用高云半导体器件，超出工作条件及工作范围的数据仅供参考，高云半导体不保证所有器件都能在超出工作条件及工作范围的情况下正常工作。

## 4.1 工作条件

表 4-1 绝对最大范围

名称	描述	最小值	最大值
V <sub>CC</sub>	核电压	-0.5V	1.32V
V <sub>CCOx</sub>	I/O Bank 电压	-0.5V	3.75V
V <sub>CCX</sub>	LX 版本辅助电压	-0.5V	1.98V
	UX 版本辅助电压	-0.5V	3.75V
Operating Temperature(Industrial)	工作温度	-40°C	+125°C
Storage Temperature	储存温度	-65°C	+150°C

表 4-2 推荐工作范围

名称	描述	最小值	最大值
V <sub>CC</sub>	核电压	1.14V	1.26V
V <sub>CCX</sub>	LX 版本辅助电压	1.71V	1.89V
	UX 版本辅助电压	2.375V	3.465V
V <sub>CCOx</sub>	I/O Bank 电压	1.14V	3.465V
T <sub>JCOM</sub>	结温(商业级) (Junction temperature Commercial operation)	0°C	+85°C
T <sub>JIND</sub>	结温(工业级) (Junction temperature Industrial operation)	-40°C	+100°C
T <sub>RAMP</sub>	电源电压上升速度 (Power supply ramp rates for all power supplies)	0.01mV/μs	10mV/μs

注！

- 不同封装的电压供电信息请参考 [《GW1NSR-2&2C 器件 Pinout 手册》](#)。

表 4-3 热插拔特性

名称	描述	条件	最大值
$I_{HS}$	I/O 输入极限漏电流 (Input or I/O leakage current)	$0 < V_{IN} < V_{IH}(MAX)$	TBD

## 4.2 ESD 性能

表 4-4 GW1NSR ESD - HBM

器件	CS36	QN32	QN48	LQ144
GW1NSR-2C	HBM>1,000V	HBM>1,000V	HBM>1,000V	HBM>1,000V
GW1NSR-2	HBM>1,000V	HBM>1,000V	HBM>1,000V	HBM>1,000V

表 4-5 GW1NSR ESD - CDM

器件	QN48
GW1NSR-2C	CDM>500V
GW1NSR-2	CDM>500V

表 4-6 推荐工作范围内的直流电气特性

名称	描述	条件	最小值	典型值	最大值
$I_{IL}, I_{IH}$	I/O 输入漏电流 (Input or I/O leakage)	$V_{CCO} < V_{IN} < V_{IH}(\text{MAX})$	-	-	210 $\mu\text{A}$
		$0V < V_{IN} < V_{CCO}$	-	-	10 $\mu\text{A}$
$I_{PU}$	I/O 上拉电流 (I/O Active Pull-up Current)	$0 < V_{IN} < 0.7V_{CCO}$	-30 $\mu\text{A}$	-	-150 $\mu\text{A}$
$I_{PD}$	I/O 下拉电流 (I/O Active Pull-down Current)	$V_{IL}(\text{MAX}) < V_{IN} < V_{CCO}$	30 $\mu\text{A}$	-	150 $\mu\text{A}$
$I_{BHLS}$	总线保持低电平时 持续电流 (Bus Hold Low Sustaining Current)	$V_{IN} = V_{IL}(\text{MAX})$	30 $\mu\text{A}$	-	-
$I_{BHHS}$	总线保持高电平时 持续电流 (Bus Hold High Sustaining Current)	$V_{IN} = 0.7V_{CCO}$	-30 $\mu\text{A}$	-	-
$I_{BHLO}$	总线保持低电平时 过载电流 (Bus Hold Low Overdrive Current)	$0 \leq V_{IN} \leq V_{CCO}$	-	-	150 $\mu\text{A}$
$I_{BHHO}$	总线保持高电平时 过载电流 (Bus Hold High Overdrive Current)	$0 \leq V_{IN} \leq V_{CCO}$	-	-	-150 $\mu\text{A}$
$V_{BHT}$	总线保持触发点时 电压 (Bus hold trip points)		$V_{IL}(\text{MAX})$	-	$V_{IH}(\text{MIN})$
C1	I/O 电容 (I/O Capacitance)			5pF	8pF
$V_{HYST}$	输入迟滞 (Hysteresis for Schmitt Trigge inputs)	$V_{CCO} = 3.3V, \text{Hysteresis} = \text{Large}$	-	482mV	-
		$V_{CCO} = 2.5V, \text{Hysteresis} = \text{Large}$	-	302mV	-
		$V_{CCO} = 1.8V, \text{Hysteresis} = \text{Large}$	-	152mV	-
		$V_{CCO} = 1.5V, \text{Hysteresis} = \text{Large}$	-	94mV	-
		$V_{CCO} = 3.3V, \text{Hysteresis} = \text{Small}$	-	240mV	-
		$V_{CCO} = 2.5V, \text{Hysteresis} = \text{Small}$	-	150mV	-
		$V_{CCO} = 1.8V, \text{Hysteresis} = \text{Small}$	-	75mV	-
		$V_{CCO} = 1.5V, \text{Hysteresis} = \text{Small}$	-	47mV	-



表 4-7 静态电流(Static Supply Current)

名称	描述	器件类型	器件	最小值	典型值	最大值
$I_{CC}$	Core 电源电流 $V_{CCX}=3.3V$ 和 $V_{CCX}=2.5V$	UX 版本	GW1NSR-2	TBD	TBD	TBD
$I_{CCX}$	$V_{CCX}$ 电源电流 ( $V_{CCX}=3.3V$ )	UX 版本	GW1NSR-2	TBD	TBD	TBD
	$V_{CCX}$ 电源电流 ( $V_{CCX}=2.5V$ )	UX 版本	GW1NSR-2	TBD	TBD	TBD
$I_{CCO}$	I/O Bank 电源电流 ( $V_{CCO}=2.5V$ )	UX 版本	GW1NSR-2	TBD	TBD	TBD
$I_{CC}$	加载时 Core 电源电 流 ( $V_{CCX}=3.3V$ )	UX 版本	GW1NSR-2	TBD	TBD	TBD
$I_{CCX}$	加载时 $V_{CCX}$ 电源电 流 ( $V_{CCX}=3.3V$ )	UX 版本	GW1NSR-2	TBD	TBD	TBD
$I_{CCO}$	加载时 I/O Bank 电 源电流 ( $V_{CCO}=2.5V$ )	UX 版本	GW1NSR-2	TBD	TBD	TBD

## 4.3 DC 电气特性

表 4-8 I/O 推荐工作条件

名称	输出对应的 $V_{CCO}(V)$			输入对应的 $V_{REF}(V)$		
	最小值	典型值	最大值	最小值	典型值	最大值
LVTTTL33	3.135	3.3	3.465	-	-	-
LVC MOS33	3.135	3.3	3.465	-	-	-
LVC MOS25	2.375	2.5	2.625	-	-	-
LVC MOS18	1.71	1.8	1.89	-	-	-
LVC MOS15	1.425	1.5	1.575	-	-	-
LVC MOS12	1.14	1.2	1.26	-	-	-
SSTL15	1.425	1.5	1.575	0.68	0.75	0.9
SSTL18_I	1.71	1.8	1.89	0.833	0.9	0.969
SSTL18_II	1.71	1.8	1.89	0.833	0.9	0.969
SSTL25_I	2.375	2.5	2.645	1.15	1.25	1.35
SSTL25_II	2.375	2.5	2.645	1.15	1.25	1.35
SSTL33_I	3.135	3.3	3.465	1.3	1.5	1.7
SSTL33_II	3.135	3.3	3.465	1.3	1.5	1.7
HSTL18_I	1.71	1.8	1.89	0.816	0.9	1.08
HSTL18_II	1.71	1.8	1.89	0.816	0.9	1.08
HSTL15	1.425	1.5	1.575	0.68	0.75	0.9
PCI33	3.135	3.3	3.465	-	-	-
LVPECL33E	3.135	3.3	3.465	-	-	-
MLVDS25E	2.375	2.5	2.625	-	-	-
BLVDS25E	2.375	2.5	2.625	-	-	-
RSDS25E	2.375	2.5	2.625	-	-	-
LVDS25E	2.375	2.5	2.625	-	-	-
SSTL15D	1.425	1.5	1.575	-	-	-
SSTL18D_I	1.71	1.8	1.89	-	-	-
SSTL18D_II	1.71	1.8	1.89	-	-	-
SSTL25D_I	2.375	2.5	2.625	-	-	-
SSTL25D_II	2.375	2.5	2.625	-	-	-
SSTL33D_I	3.135	3.3	3.465	-	-	-
SSTL33D_II	3.135	3.3	3.465	-	-	-
HSTL15D	1.425	1.575	1.89	-	-	-
HSTL18D_I	1.71	1.8	1.89	-	-	-
HSTL18D_II	1.71	1.8	1.89	-	-	-

表 4-9 IOB 单端 DC 电气特性(IOB Single - Ended DC Electrical Characteristic)

名称	$V_{IL}$		$V_{IH}$		$V_{OL}$ (Max)	$V_{OH}$ (Min)	$I_{OL}$ (mA)	$I_{OH}$ (mA)
	Min	Max	Min	Max				
LVCMOS33 LVTTTL33	-0.3V	0.8V	2.0V	3.6V	0.4V	$V_{CCO}-0.4V$	4	-4
							8	-8
							12	-12
							16	-16
					24	-24		
					0.2V	$V_{CCO}-0.2V$	0.1	-0.1
LVCMOS25	-0.3V	0.7V	1.7V	3.6V	0.4V	$V_{CCO}-0.4V$	4	-4
							8	-8
							12	-12
							16	-16
LVCMOS18	-0.3V	$0.35*V_{CCO}$	$0.65*V_{CCO}$	3.6V	0.4V	$V_{CCO}-0.4V$	4	-4
							8	-8
					0.2V	$V_{CCO}-0.2V$	12	-12
							0.1	-0.1
LVCMOS15	-0.3V	$0.35*V_{CCO}$	$0.65*V_{CCO}$	3.6V	0.4V	$V_{CCO}-0.4V$	4	-4
							8	-8
					0.2V	$V_{CCO}-0.2V$	0.1	-0.1
LVCMOS12	-0.3V	$0.35*V_{CCO}$	$0.65*V_{CCO}$	3.6V	0.4V	$V_{CCO}-0.4V$	2	-2
							6	-6
					0.2V	$V_{CCO}-0.2V$	0.1	-0.1
PCI33	-0.3V	$0.3*V_{CCO}$	$0.5*V_{CCO}$	3.6V	$0.1*V_{CCO}$	$0.9*V_{CCO}$	1.5	-0.5
SSTL33_I	-0.3V	$V_{REF}-0.2V$	$V_{REF}+0.2V$	3.6V	0.7	$V_{CCO}-1.1V$	8	-8
SSTL25_I	-0.3V	$V_{REF}-0.18V$	$V_{REF}+0.18V$	3.6V	0.54V	$V_{CCO}-0.62V$	8	-8
SSTL25_II	-0.3V	$V_{REF}-0.18V$	$V_{REF}+0.18V$	3.6V	NA	NA	NA	NA
SSTL18_II	-0.3V	$V_{REF}-0.125V$	$V_{REF}+0.125V$	3.6V	NA	NA	NA	NA
SSTL18_I	-0.3V	$V_{REF}-0.125V$	$V_{REF}+0.125V$	3.6V	0.40V	$V_{CCO}-0.40V$	8	-8
SSTL15	-0.3V	$V_{REF}-0.1V$	$V_{REF}+0.1V$	3.6V	0.40V	$V_{CCO}-0.40V$	8	-8
HSTL18_I	-0.3V	$V_{REF}-0.1V$	$V_{REF}+0.1V$	3.6V	0.40V	$V_{CCO}-0.40V$	8	-8
HSTL18_II	-0.3V	$V_{REF}-0.1V$	$V_{REF}+0.1V$	3.6V	NA	NA	NA	NA
HSTL15_I	-0.3V	$V_{REF}-0.1V$	$V_{REF}+0.1V$	3.6V	0.40V	$V_{CCO}-0.40V$	8	-8
HSTL15_II	-0.3V	$V_{REF}-0.1V$	$V_{REF}+0.1V$	3.6V	NA	NA	NA	NA

表 4-10 I/O 差分 DC 电气特性(IOB Differential Electrical Characteristics)

## LVDS25

名称	描述	测试条件	最小	典型	最大	单位
$V_{INA}, V_{INB}$	输入电压 (Input Voltage)		0	-	2.4	V
$V_{CM}$	共模输入电压 (Input Common Mode Voltage)	Half the Sum of the Two Inputs	0.05	-	2.35	V
$V_{THD}$	差分输入门限(Differential Input Threshold)	Difference Between the Two Inputs	$\pm 100$	-	-	mV
$I_{IN}$	输入电流(Input Current)	Power On or Power Off	-	-	$\pm 10$	$\mu A$
$V_{OH}$	输出高电平(Output High Voltage for $V_{OP}$ or $V_{OM}$ )	$R_T = 100\Omega$	-	-	1.60	V
$V_{OL}$	输出低电平(Output Low Voltage for $V_{OP}$ or $V_{OM}$ )	$R_T = 100\Omega$	0.9	-	-	V
$V_{OD}$	差模输出电压(Output Voltage Differential)	$(V_{OP} - V_{OM}), R_T=100\Omega$	250	350	450	mV
$\Delta V_{OD}$	差模输出电压的变化范围 (Change in $V_{OD}$ Between High and Low)		-	-	50	mV
$V_{OS}$	输出零漂(Output Voltage Offset)	$(V_{OP} + V_{OM})/2, R_T=100\Omega$	1.125	1.20	1.375	V
$\Delta V_{OS}$	输出零漂变化(Change in $V_{OS}$ Between High and Low)		-	-	50	mV
$I_S$	短路电流	$V_{OD} = 0V$ 两路输出短接	-	-	15	mA

## 4.4 开关特性

### 4.4.1 内部开关特性

表 4-11 CFU 内部时序参数

名称	描述	速度等级		单位
		Min	Max	
$t_{LUT4\_CFU}$	LUT4 延迟(LUT4 delay)	-	0.674	ns
$t_{LUT5\_CFU}$	LUT5 延迟(LUT5 delay)	-	1.388	ns
$t_{LUT6\_CFU}$	LUT6 延迟(LUT6 delay)	-	2.01	ns
$t_{LUT7\_CFU}$	LUT7 延迟(LUT7 delay)	-	2.632	ns
$t_{LUT8\_CFU}$	LUT8 延迟(LUT8 delay)	-	3.254	ns
$t_{SR\_CFU}$	置位/复位到寄存器输出时间(Set/Reset to Register output)	-	1.86	ns
$t_{CO\_CFU}$	时钟到寄存器输出时间(Clock to Register output)	-	0.76	ns

表 4-12 B-SRAM 内部时序参数

名称	描述	速度等级		单位
		Min	Max	
t <sub>COAD_BSRAM</sub>	BSRAM 读地址/数据的时钟到输出延时 (Clock to output time of read address/data)	-	5.10	ns
t <sub>COOR_BSRAM</sub>	BSRAM 输出寄存器的时钟到输出延时 (Clock to output time of output register)	-	0.56	ns

表 4-13 DSP 内部时序参数

名称	描述	速度等级		单位
		Min	Max	
t <sub>COIR_DSP</sub>	输入寄存器的时钟到输出延时 (Clock to output time of input register)	-	4.80	ns
t <sub>COPR_DSP</sub>	流水寄存器的时钟到输出延时 (Clock to output time of pipeline register)	-	2.40	ns
t <sub>COOR_DSP</sub>	输出寄存器的时钟到输出延时 (Clock to output time of output register)	-	0.84	ns

表 4-14 Gearbox 内部时序参数

名称	描述	典型值	单位
FMAX <sub>IDDR</sub>	2:1Gearbox 输入最大主频	410	MHz
FMAX <sub>IDES4</sub>	4:1Gearbox 输入最大主频	410	MHz
FMAX <sub>IDES8</sub>	8:1Gearbox 输入最大主频	410	MHz
FMAX <sub>IVIDEO</sub>	7:1Gearbox 输入最大主频	390	MHz
FMAX <sub>IDES10</sub>	10:1Gearbox 输入最大主频	410	MHz
FMAX <sub>ODDR</sub>	1:2Gearbox 输入最大主频	355	MHz
FMAX <sub>OSER4</sub>	1:4Gearbox 输入最大主频	360	MHz
FMAX <sub>OSER8</sub>	1:8Gearbox 输入最大主频	355	MHz
FMAX <sub>OVIDEO</sub>	1:7Gearbox 输入最大主频	355	MHz
FMAX <sub>OSER10</sub>	1:10Gearbox 输入最大主频	355	MHz

## 4.4.2 外部开关特性

表 4-15LUT 外部开关特性

名称	说明	器件	-5		-6		单位
			Min	Max	Min	Max	
Clocks	TBD	TBD	TBD	TBD	TBD	TBD	
Pin-LUT-Pin Delay	TBD	TBD	TBD	TBD	TBD	TBD	
General I/O Pin Parameters	TBD	TBD	TBD	TBD	TBD	TBD	

表 4-16 IO 特性参数

名称	说明		Min	Max	单位
$f_{MAX}$	IO 最大频率	GW1NSR-2/ GW1NSR-2C	-	150M	Hz
$f_{MAX\_LVDS}$	LVDS 最大频率	GW1NSR-2/ GW1NSR-2C	-	400M	Hz

表 4-17 片内晶振输出频率

名称	说明		最小值	典型值	最大值
$f_{MAX}$	晶振输出频率 (0 ~ +85°C)	GW1NSR-2/ GW1NSR-2C	114MHz	120MHz	126MHz
	晶振输出频率 (-40 ~ +100°C)	GW1NSR-2/ GW1NSR-2C	108MHz	120MHz	132MHz
$t_{DT}$	输出时钟占空比		43%	50%	57%
$t_{OPJIT}$	输出时钟抖动		0.01UIPP	0.012UIPP	0.02UIPP

表 4-18 锁相环相关参数

名称	说明	最小值	典型值	最大值
$F_{in}$	输入时钟频率	3MHz	-	450MHz
$F_{out}$	输出时钟频率	$F_{vco}/128$	-	$F_{vco}/2$
$F_{vco}$	压控振荡器时钟频率	400MHz	-	1500MHz
$t_{DT}$	输出时钟 Duty Cycle	-	$0.0625T_{pll}$	
$T_{PAS}$	相位调整步进	-	$0.0625T_{pll}$	

## 4.5 Cortex-M3 电气特性

### 4.5.1 DC 电气特性

表 4-19 电流特性

符号	描述	规格		单位
		最小值	最大值	
$I_{VCC}$	VCC 最大电流	-	100	mA
$I_{VSS}$	VSS 最大电流	-	-100	mA
$I_{INJ}$	漏电流	-	+/-5	mA

### 4.5.2 AC 电气特性

表 4-20 时钟参数

符号	描述	规格		单位
		最小值	最大值	
$f_{HCLK}$	AHB 时钟频率	0	30	MHz
$f_{PCLK}$	APB 时钟频率	0	70	MHz

## 4.6 用户闪存电气特性

### 4.6.1 DC 电气特性

表 4-21 用户闪存 DC 电气特性

符号	描述	规格		单位
		最小值	最大值	
$I_{VCC_{read}}$	$V_{CC}$ 读操作电流	-	1.4	mA
$I_{VCCX_{read}}$	$V_{CCX}$ 读操作电流	-	0.6	mA
$I_{VCC_{prog}}$	$V_{CC}$ 写操作电流	-	0.2	mA
$I_{VCCX_{prog}}$	$V_{CCX}$ 写操作电流	-	2.2	mA
$I_{VCC_{erase}}$	$V_{CC}$ 擦除操作电流	-	0.2	mA
$I_{VCCX_{erase}}$	$V_{CCX}$ 擦除操作电流	-	2.3	mA
$I_{IDLE-VCC}$	$V_{CC}$ IDLE 电流	-	10	uA
$I_{IDLE-VCCX}$	$V_{CCX}$ IDLE 电流	-	100	uA
$I_{LI}$	输入漏电流	-	0.1	uA
$I_{LO}$	输出漏电流	-	0.1	uA
$V_{VREF}$	设置配置寄存器之前	1.14	1.26	V
	设置配置寄存器之后	1.176	1.224	V
$V_{VREF1V}$	设置配置寄存器之前	0.94	1.06	V
	设置配置寄存器之后	0.97	1.03	V
$V_{IL}$	输入低电平	-	$0.1 \cdot V_{CC}$	V
$V_{IH}$	输入高电平	$0.9 \cdot V_{CC}$	-	V
$V_{OL}$	输出低电平	-	$0.1 \cdot V_{CC}$	V
$V_{OH}$	输出高电平	$0.9 \cdot V_{CC}$	-	V
$t_{PROG}$	写操作时间	-	30	us
$t_{SER}$	页擦除时间	-	2	mA
$t_{MER}$	模块擦除时间	-	10	mA



## 4.6.2 AC 电气特性

表 4-22 用户闪存时序参数

符号	描述	规格		单位
		最小值	最大值	
tAS	地址建立时间	2	-	ns
tHS	地址保持时间	2	-	ns
tS	写和擦除建立时间	5	-	ns
tH	写和擦除保持时间	5	-	ns
tDS	数据建立时间	5	-	ns
tDH	数据保持时间	5	-	ns
tAC	数据读取时间	-	30	ns
tACR		-	80	ns
tHZ	高阻到 OE 变为低电平的时间	3	-	ns
tAE	AE 高电平时间	10	-	ns
tAEL	AE 低电平时间	10	-	ns
tAAD	读操作下 AE 到 AE 延迟时间	30	-	ns
tAADR	回读状态下 AE 到 AE 延迟时间	80	-	ns
tTR	NVSTR 上升沿后 TBIT 上升沿时间	-	100	ns
tTF	写操作下 NVSTR 上升沿到 TBIT 下降沿的时间	-	30	us
tTF	页擦除操作下 NVSTR 上升沿到 TBIT 下降沿的时间	-	2	ms
tTF	模块擦除操作下 NVSTR 上升沿到 TBIT 下降沿的时间	-	10	ms
tNVSTRH	NVSTR 上升沿到 AE 上升沿保持时间	10	-	ns
tNVSTRL	NVSTR 下降沿到 TBIT 下降沿保持时间	50	-	ns
tCS	CS 建立时间	10	-	ns
tRCH	读操作下 CS 保持时间	0	-	ns
tWCH	写操作下 CS 保持时间	10	-	ns
tECH	擦除操作下 CS 保持时间	10	-	ns
tDOH	AE 有效到数据输出的时间	5	-	ns
tOS	读使能建立时间	1	-	ns
tOH	读使能保持时间	30	-	ns
tOHR	回读状态下读使能保持时间	80	-	ns

### 4.6.3 操作时序图

图 4-1 读操作模式




图 4-2 写操作模式




图 4-3 页擦除模式





图 4-4 模块擦除模式



## 4.7 ADC 电气特性

### 4.7.1 ADC 转换时序

ADC 从采样模拟输入信号到转换完成输出数字信号需要 16 个时钟周期，前 4 个时钟周期用来采样和保持，后 12 个时钟周期用来进行 SAR 算法，生成输出信号。EOC 信号在第 16 个时钟周期变为高电平，表示一次转换完成，转换的数字数据在 EOC 的上升沿输出。

图 4-5 ADC 转换时序




表 4-23 ADC 时序参数

符号	描述	规格		单位
		最小值	最大值	
CLK	时钟周期	62.5	-	ns
T <sub>S</sub>	SoC 建立时间	0	-	ns
T <sub>H</sub>	SoC 保持时间	10	-	ns
T <sub>D_EOC</sub>	EOC 延迟时间	-	13.5	ns
T <sub>D_B</sub>	输出数据延迟时间	-	16	ns

## 4.7.2 电气特性参数

表 4-24 ADC 电气参数

参数	描述	规格			单位
		最小值	典型值	最大值	
DC 精度					
输出	数字输出位数		12		bit
INL	非线性积分		+/- 0.84		LSB
DNL	非线性微分		+/- 0.46		LSB
偏移误差	偏移误差		0.45		%FS
增益误差	增益误差		0.02		%FS
模拟输入					
CH[7: 0]	单端输入范围	0.01*VREF		0.99*VREF	V
CIN	输入电容		11.52		pF
转换速率					
SoC	采样频率			1	MHz
CLK	主时钟			16	MHz
数据输出延迟	数据输出延迟		12		时钟周期
动态特性参数					
SINAD	信噪比		64.8(Fin=1.47K)		DB
			62.6(Fin=107K)		DB
SFDR	无杂散动态范围		84.9(Fin=1.47K)		DB
			81.7(Fin=107K)		DB
HD2	二次谐波失真		-104(Fin=1.47K)		DB
			-87.1(Fin=107K)		DB
HD3	三次谐波失真		-94.1(Fin=1.47K)		DB
			-80.6(Fin=107K)		DB
THD	总谐波失真（五次）		-87.2(Fin=1.47K)		DB
			-79.3(Fin=107K)		DB
ENOB	有效输出数据位数		10.5(Fin=1.47K)		bit
			10.1(Fin=107K)		bit
参考电压					

参数	描述	规格			单位
		最小值	典型值	最大值	
VREF	参考电压	$0.5 \cdot V_{CC00}$		$V_{CC00}$	V
数字输入					
$V_{IH}$	输入高电平	$0.7 \cdot V_{CC}$	$V_{CC}$		V
$V_{IL}$	输入低电平		0	$0.3 \cdot V_{CC}$	V
数字输出 B[11: 0]					
$V_{OH}$	输出高电平	$0.7 \cdot V_{CC}$			V
$V_{OL}$	输出低电平			$0.3 \cdot V_{CC}$	V
供电电压					
$V_{CC00}$	模拟/数字电压	2.97	3.3	3.63	V
$V_{CC}$	数字电压	1.08	1.2	1.32	V
$I_{VCC00}$	模拟/数字电流		750(Fin=107K)		uA
$I_{VCC}$	数字电流		4(Fin=107K)		uA
$I_{pd}$	关断电流		0.15		mA

## 4.8 编程接口时序标准

GW1NSR 系列 FPGA 产品 GowinCONFIG 配置模式支持多达 6 种，包括自启动模式、双启动模式、MSPI 模式、SSPI 模式、CPU 模式、SERIAL 模式，详细资料请参见《Gowin FPGA 产品编程配置手册》。

### 4.8.1 JTAG 模式接口时序标准

GW1NSR 系列 FPGA 产品的 JTAG 配置模式符合 IEEE1532 标准和 IEEE1149.1 边界扫描标准。

JTAG 配置模式是将比特数据下载到 GW1NSR 系列 FPGA 产品的 SRAM 中，掉电后配置数据丢失。

JTAG 编程模式的时序图如图 4-6 所示。

图 4-6 JTAG 编程模式时序示意图




表 4-25 JTAG 编程模式时序参数

参数名称	参数含义	最小值	最大值
$T_{tckftco}$	TCK 下降沿到输出数据时间 (Time from TCK falling edge to output)		10ns
$T_{tckftcx}$	TCK 下降沿到输出高阻时间 (Time from TCK falling edge to high impedance)		10ns
$T_{tckp}$	TCK 时钟周期 (TCK clock period)	40ns	-
$T_{tckh}$	TCK 时钟高电平时间 (TCK clock high time)	20ns	-
$T_{tckl}$	TCK 时钟低电平时间 (TCK clock low time)	20ns	-
$T_{jps}$	JTAG 口建立时间 (JTAG PORT setup time)	10ns	
$T_{jph}$	JTAG 口保持时间 (JTAG PORT hold time)	8ns	

除了满足上电要求，使用 MSPI 模式对 GW1NSR 系列 FPGA 产品进行编程，还需满足以下条件：

- MSPI 接口使能

上电后初次编程或前一次编程时，RECONFIG\_N 设为“NON-RECOVERY”状态。

- 启动新的编程

重新上电或者给编程管脚 RECONFIG\_N 一个低电平脉冲。

## 4.8.2 AUTO BOOT 模式接口时序标准

AUTOBOOT 模式是高云半导体针对 GW1NSR 系列 FPGA 产品的瞬时接通特性创造的一种配置模式。该模式下，芯片上电后无需连接外部配置接口，FPGA 即可自行从内置 Flash 读取配置数据完成程序加载。

内置 Flash 的配置过程通过 JTAG 接口完成，配置完成后，低电平脉冲触发 RECONFIG\_N 或者重新上电开始自启动配置，时序图及相关参数如图 4-7 所示。

图 4-7 重新上电时序图





图 4-8 RECONFIG\_N 触发时序图



相关的时序参数如表 4-26 所示。

表 4-26 重新上电和 RECONFIG\_N 触发时序参数

参数名称	参数含义	最小值	最大值
$T_{portready}^1$	$V_{CC}$ , $V_{CCX}$ 及 $V_{CCO}$ 到 READY 的上升沿时间 (Time from application of $V_{CC}$ , $V_{CCX}$ and $V_{CCO}$ to the rising edge of READY)	50 $\mu$ s	200 $\mu$ s
$T_{recfglw}$	RECONFIG_N 低电平脉冲宽度 (RECONFIG_N low pulse width)	25ns	
$T_{recfgtrdyn}$	RECONFIG_N 下降沿到 READY 低电平时间 (Time from RECONFIG_N falling edge to READY low)	-	70ns
$T_{readylw}$	READY 低电平脉冲宽度 (READY low pulse width)	TBD	
$T_{recfgtdonel}$	RECONFIG_N 下降沿到 DONE 低电平时间 (Time from RECONFIG_N falling edge to DONE low)	-	80ns

注!


MODE0=0 时器件的上电等待时间为 200 $\mu$ s, MODE0=1 时为 50 $\mu$ s。

### 4.8.3 SSPI 模式接口时序标准

SSPI 配置模式, 即 FPGA 作为从器件, 由外部 Host 通过 SPI 接口对 GW1NSR 系列 FPGA 产品进行配置。

SSPI 编程模式的时序图如图 4-9 所示。

图 4-9 SSPI 编程模式时序图



相关时序参数如表 4-27 所示。

**表 4-27 SSPI 编程模式时序参数**

参数名称	参数含义	最小值	最大值
$T_{sclkp}$	SCLK 时钟周期(SCLK clock period)	15ns	-
$T_{sclkh}$	SCLK 时钟高电平时间(SCLK clock high time)	7.5ns	-
$T_{sckl}$	SCLK 时钟低电平时间(SCLK clock low time)	7.5ns	-
$T_{sspis}$	SSPI PORT 建立时间(SSPI PORT setup time)	2ns	-
$T_{sspih}$	SSPI PORT 保持时间(SSPI PORT hold time)	0ns	-
$T_{sclktco}$	SCLK 下降沿到数据输出时延(Time from SCLK falling edge to output)	-	10ns
$T_{sclktcx}$	SCLK 下降沿到输出高阻时延(Time from SCLK falling edge to high impedance)	-	10ns
$T_{csnhw}$	CSN 高电平脉冲宽度 (CSN high time)	25ns	-
$T_{readytcs}$	READY 上升沿到 CSN 低电平时间(Time from READY rising edge to CSN low)		
$T_{readytscl}$	READY 上升沿到第一个 SCLK 沿时间(Time from READY rising edge to first SCLK edge)	TBD	-

除了满足上电要求，使用 SSPI 模式对 GW1NSR 系列 FPGA 产品进行编程，还需满足以下条件：

- SSPI 接口使能

上电后初次编程或前一次编程时，RECONFIG\_N 设为“NON-RECOVERY”状态。

- 启动新的编程

重新上电或者给编程管脚 RECONFIG\_N 一个低电平脉冲。

#### 4.8.4 MSPI 模式接口时序标准


MSPI 配置模式，即 FPGA 作为主器件，通过 SPI 接口主动从外部 Flash 读取配置数据。GW1NSR-2 和 GW1NSR-2C 的默认 MCLK 频率是 2.1MHz。MCLK 的精度是 +/-5%。

MSPI 编程模式将配置数据写入外部 Flash 之后，需重新上电或触发 RECONFIG\_N 键进行器件配置。GW1NSR-2 和 GW1NSR-2C 器件只支持一次自动 MSPI 配置操作，如果配置失败，需重新上电或触发 RECONFIG\_N 键再次操作。

MSPI 编程模式的时序图如图 4-10 所示。



图 4-10 MSPI 编程模式时序示意图



图中各个参数的含义如表 4-28 所示。

表 4-28 MSPI 编程模式时序参数

参数名称	参数含义	最小值	最大值
$T_{mcklp}$	MCLK 时钟周期(MCLK clock period)	15ns	-
$T_{mclkh}$	MCLK 时钟高电平时间(MCLK clock high time)	7.5ns	-
$T_{mckl}$	MCLK 时钟低电平时间(MCLK clock low time)	7.5ns	-
$T_{mspis}$	MSPI PORT 建立时间(MSPI PORT setup time)	5ns	-
$T_{mspih}$	MSPI PORT 保持时间(MSPI PORT hold time)	1ns	-
$T_{mcklftco}$	MCLK 下降沿到数据输出时延(Time from MCLK falling edge to output)	-	10ns
$T_{readytmcs1}$	READY 上升沿到 MCS_N 低电平时间(Time from READY rising edge to MCS_N low)	100ns	200ns
$T_{readytmclk}$	READY 上升沿到第一个 MCLK 沿时间(Time from READY rising edge to first MCLK edge)	2.8 $\mu$ s	4.4 $\mu$ s

## 4.8.5 DUAL BOOT 模式

DUAL BOOT 支持两种配置模式：当 Mode 取值为“100”，GW1NS-R2 和 GW1NSR-2C 器件优先从用户闪存启动，当用户闪存配置失败时，器件再选择读取内置 Flash 的数据进行配置。

当 Mode 取值为“110”，GW1NSR 系列 FPGA 产品优先从外部 Flash 启动，当外部 Flash 配置失败时，器件再选择读取内置 Flash 的数据进行配置；外部 Flash 为空时，器件不进行配置操作。

## 4.8.6 CPU 模式

CPU 编程模式下，HOST 通过 DBUS 接口对 GW1NSR 系列 FPGA 产品进行编程配置。除了满足上电要求，使用 CPU 模式对 GW1NSR 系列 FPGA 产品进行编程，还需满足以下条件：

- CPU 接口使能  
上电后初次编程或前一次编程时，RECONFIG\_N 设为

- “NON-RECOVERY” 状态。
- 启动新的编程  
重新上电或者给编程管脚 RECONFIG\_N 一个低电平脉冲。

### 4.8.7 SERIAL 模式

SERIAL 配置模式，Host 通过串行接口对 GW1NSR 系列 FPGA 产品进行配置。除了满足上电要求，使用 SERIAL 模式对 GW1NSR 系列 FPGA 产品进行编程，还需满足以下条件：

- SERIAL 接口使能  
上电后初次编程或前一次编程时，RECONFIG\_N 设为“NON-RECOVERY” 状态。
- 启动新的编程  
重新上电或者给编程管脚 RECONFIG\_N 一个低电平脉冲。

# 5 器件订货信息

## 5.1 器件命名

图 5-1 GW1NSR-2 器件命名方法 - ES




图 5-2 GW1NSR-2C 器件命名方法 - ES




图 5-3 GW1NSR-2 器件命名方法 - Production





图 5-4 GW1NSR-2C 器件命名方法 - Production



注!

Speed Grade 适用于 LX 版本和 UX 版本。

## 5.2 器件封装标识

高云半导体产品在芯片表面印制了器件信息，如图 5-所示。

图 5-5 GW1NSR-2 器件封装标识示例





图 5-6 GW1NSR-2C 器件封装标识示例



注！

图 5-5 和图 5-6 右图中第一行与第二行均为“Part Number”。

