/***********************************************************************
 Physical Constraint file 
 Version:1.8.0.01Beta
 Created Time:   Tue Jun 05 15:08:33 2018
 Device:         GW2A-18
 Package:        PBGA256
************************************************************************/
IO_LOC "clk" H11;
IO_LOC "ddr_cs" P5;  
IO_LOC "ddr_odt" R3; 
//IO_LOC "ddr_addr[7]" D8;
IO_LOC "display" A14;   //4PIN
IO_LOC "init_calib_complete"  F16;  //F16;   //LED1
IO_LOC "out[0]" A15; //F14;    //A15;   //3PIN
IO_LOC "out[1]" F14;    //B14;  //5PIN 
IO_LOC "out[2]" C12;   //7PIN
IO_LOC "rst_nn" T2;    //E9;    //T2;    //KEY1
IO_LOC "start" B13;     //6PIN
IO_LOC "sw" D11;    //8PIN
IO_LOC "ddr_addr[4]" C4;
IO_LOC "ddr_addr[5]" E6;
IO_LOC "ddr_addr[6]" B1;
IO_LOC "ddr_addr[7]" D8;
IO_LOC "ddr_addr[8]" A5;
IO_LOC "ddr_addr[9]" F9;
IO_LOC "ddr_addr[10]" K3;
IO_LOC "ddr_addr[11]" B7;
IO_LOC "ddr_addr[12]" A3;
IO_LOC "ddr_addr[13]" C8;
IO_LOC "ddr_ras" R4;
IO_LOC "ddr_bank[0]" H4;
IO_LOC "ddr_bank[1]" D3;
IO_LOC "ddr_bank[2]" H5;
IO_LOC "ddr_cas" R6;
IO_LOC "ddr_we" L2;
IO_LOC "ddr_cke" J2;
//IO_LOC "ddr_odt" R3;
IO_LOC "ddr_addr[0]" F7;
IO_LOC "ddr_addr[1]" A4;
IO_LOC "ddr_addr[2]" D6;
IO_LOC "ddr_addr[3]" F8;
IO_LOC "ddr_dm[0]" G1;
IO_LOC "ddr_dm[1]" K5;
IO_LOC "ddr_dq[0]" G5;
IO_LOC "ddr_dq[10]" N2;
IO_LOC "ddr_dq[11]" L1;
IO_LOC "ddr_dq[12]" P4;
IO_LOC "ddr_dq[13]" H3;
IO_LOC "ddr_dq[14]" R1;
IO_LOC "ddr_dq[15]" M2;
IO_LOC "ddr_dq[1]" F5;
IO_LOC "ddr_dq[2]" F4;
IO_LOC "ddr_dq[3]" F3;
IO_LOC "ddr_dq[4]" E2;
IO_LOC "ddr_dq[5]" C1;
IO_LOC "ddr_dq[6]" E1;
IO_LOC "ddr_dq[7]" B3;
IO_LOC "ddr_dq[8]" M3;
IO_LOC "ddr_dq[9]" K4;
IO_LOC "ddr_dqs[0]" G2, G3;
IO_LOC "ddr_dqs[1]" J5, K6;
IO_LOC "ddr_ck" J1, J3;
IO_LOC "ddr_reset_n" B9;
//INS_LOC "u_ddr3/gw3mc_top/u_ddr_phy_top/u_ddr_phy_wd/u_dll1" DLL_BR;
//INS_LOC "u_ddr3/gw3mc_top/u_ddr_phy_top/u_PLL" PLL_L[0];
IO_PORT "ddr_addr[13]"  IO_TYPE=SSTL15 BANK_VCCIO=1.5;
IO_PORT "ddr_addr[6]"  IO_TYPE=SSTL15 BANK_VCCIO=1.5;
IO_PORT "ddr_addr[8]"  IO_TYPE=SSTL15 BANK_VCCIO=1.5;
IO_PORT "ddr_addr[7]"  IO_TYPE=SSTL15 BANK_VCCIO=1.5;
IO_PORT "ddr_addr[0]"  IO_TYPE=SSTL15 BANK_VCCIO=1.5;
IO_PORT "ddr_addr[11]"  IO_TYPE=SSTL15 BANK_VCCIO=1.5;
IO_PORT "ddr_addr[4]"  IO_TYPE=SSTL15 BANK_VCCIO=1.5;
IO_PORT "ddr_we"  IO_TYPE=SSTL15 BANK_VCCIO=1.5;
IO_PORT "ddr_cas"  IO_TYPE=SSTL15 BANK_VCCIO=1.5;
IO_PORT "ddr_addr[9]"  IO_TYPE=SSTL15 BANK_VCCIO=1.5;
IO_PORT "ddr_bank[1]"  IO_TYPE=SSTL15 BANK_VCCIO=1.5;
IO_PORT "ddr_addr[10]"  IO_TYPE=SSTL15 BANK_VCCIO=1.5;
IO_PORT "ddr_addr[1]"  IO_TYPE=SSTL15 BANK_VCCIO=1.5;
IO_PORT "ddr_addr[5]"  IO_TYPE=SSTL15 BANK_VCCIO=1.5;
IO_PORT "ddr_bank[0]"  IO_TYPE=SSTL15 BANK_VCCIO=1.5;
IO_PORT "ddr_addr[12]"  IO_TYPE=SSTL15 BANK_VCCIO=1.5;
IO_PORT "ddr_bank[2]"  IO_TYPE=SSTL15 BANK_VCCIO=1.5;
IO_PORT "ddr_addr[2]"  IO_TYPE=SSTL15 BANK_VCCIO=1.5;
IO_PORT "ddr_addr[3]"  IO_TYPE=SSTL15 BANK_VCCIO=1.5;
IO_PORT "ddr_cke"  IO_TYPE=SSTL15 BANK_VCCIO=1.5;
IO_PORT "ddr_ras"  IO_TYPE=SSTL15 BANK_VCCIO=1.5;
IO_PORT "ddr_odt"  IO_TYPE=SSTL15 BANK_VCCIO=1.5;
IO_PORT "ddr_reset_n"  IO_TYPE=SSTL15 BANK_VCCIO=1.5;
IO_PORT "ddr_ck"  IO_TYPE=SSTL15D BANK_VCCIO=1.5;
IO_PORT "ddr_dm[1]"  IO_TYPE=SSTL15 BANK_VCCIO=1.5;
IO_PORT "ddr_dm[0]"  IO_TYPE=SSTL15 BANK_VCCIO=1.5;
IO_PORT "ddr_dq[9]"  IO_TYPE=SSTL15 PULL_MODE=NONE VREF=INTERNAL BANK_VCCIO=1.5;
IO_PORT "ddr_dq[7]"  IO_TYPE=SSTL15 PULL_MODE=NONE VREF=INTERNAL BANK_VCCIO=1.5;
IO_PORT "ddr_dq[10]"  IO_TYPE=SSTL15 PULL_MODE=NONE VREF=INTERNAL BANK_VCCIO=1.5;
IO_PORT "ddr_dq[12]"  IO_TYPE=SSTL15 PULL_MODE=NONE VREF=INTERNAL BANK_VCCIO=1.5;
IO_PORT "ddr_dq[6]"  IO_TYPE=SSTL15 PULL_MODE=NONE VREF=INTERNAL BANK_VCCIO=1.5;
IO_PORT "ddr_dq[5]"  IO_TYPE=SSTL15 PULL_MODE=NONE VREF=INTERNAL BANK_VCCIO=1.5;
IO_PORT "ddr_dq[14]"  IO_TYPE=SSTL15 PULL_MODE=NONE VREF=INTERNAL BANK_VCCIO=1.5;
IO_PORT "ddr_dq[2]"  IO_TYPE=SSTL15 PULL_MODE=NONE VREF=INTERNAL BANK_VCCIO=1.5;
IO_PORT "ddr_dq[1]"  IO_TYPE=SSTL15 PULL_MODE=NONE VREF=INTERNAL BANK_VCCIO=1.5;
IO_PORT "ddr_dq[15]"  IO_TYPE=SSTL15 PULL_MODE=NONE VREF=INTERNAL BANK_VCCIO=1.5;
IO_PORT "ddr_dq[11]"  IO_TYPE=SSTL15 PULL_MODE=NONE VREF=INTERNAL BANK_VCCIO=1.5;
IO_PORT "ddr_dq[8]"  IO_TYPE=SSTL15 PULL_MODE=NONE VREF=INTERNAL BANK_VCCIO=1.5;
IO_PORT "ddr_dq[13]"  IO_TYPE=SSTL15 PULL_MODE=NONE VREF=INTERNAL BANK_VCCIO=1.5;
IO_PORT "ddr_dq[3]"  IO_TYPE=SSTL15 PULL_MODE=NONE VREF=INTERNAL BANK_VCCIO=1.5;
IO_PORT "ddr_dq[4]"  IO_TYPE=SSTL15 PULL_MODE=NONE VREF=INTERNAL BANK_VCCIO=1.5;
IO_PORT "ddr_dq[0]"  IO_TYPE=SSTL15 PULL_MODE=NONE VREF=INTERNAL BANK_VCCIO=1.5;
IO_PORT "ddr_dqs[1]"  IO_TYPE=SSTL15D PULL_MODE=NONE BANK_VCCIO=1.5;
IO_PORT "ddr_dqs[0]"  IO_TYPE=SSTL15D PULL_MODE=NONE BANK_VCCIO=1.5;
IO_PORT "clk"  IO_TYPE=LVCMOS15;
IO_PORT "rst_nn"  IO_TYPE=LVCMOS15;
IO_PORT "display"  IO_TYPE=SSTL15 VREF=INTERNAL BANK_VCCIO=1.5;
IO_PORT "start"  IO_TYPE=SSTL15 VREF=INTERNAL BANK_VCCIO=1.5;
IO_PORT "sw"  IO_TYPE=SSTL15 VREF=INTERNAL BANK_VCCIO=1.5;
//IO_PORT "ddr_addr_15"  IO_TYPE=LVCMOS15 BANK_VCCIO=1.5;
IO_PORT "ddr_cs"  IO_TYPE=SSTL15 BANK_VCCIO=1.5;
IO_PORT "init_calib_complete"  IO_TYPE=LVCMOS15 BANK_VCCIO=1.5;
IO_PORT "show_data[0]"  IO_TYPE=LVCMOS15 BANK_VCCIO=1.5;
IO_PORT "show_data[1]"  IO_TYPE=LVCMOS15 BANK_VCCIO=1.5;
IO_PORT "show_data[2]"  IO_TYPE=LVCMOS15 BANK_VCCIO=1.5;
IO_PORT "show_data[3]"  IO_TYPE=LVCMOS15 BANK_VCCIO=1.5;
IO_PORT "seg_en[0]"  IO_TYPE=LVCMOS15 BANK_VCCIO=1.5;
IO_PORT "seg_en[1]"  IO_TYPE=LVCMOS15 BANK_VCCIO=1.5;
IO_PORT "seg_en[2]"  IO_TYPE=LVCMOS15 BANK_VCCIO=1.5;
IO_PORT "seg_en[3]"  IO_TYPE=LVCMOS15 BANK_VCCIO=1.5;
IO_PORT "out[0]"  IO_TYPE=LVCMOS15 BANK_VCCIO=1.5;
IO_PORT "out[1]"  IO_TYPE=LVCMOS15 BANK_VCCIO=1.5;
IO_PORT "out[2]"  IO_TYPE=LVCMOS15 BANK_VCCIO=1.5;

