

Gowin FFT IP **用户指南**

IPUG503-1.2,2019-12-16

版权所有©2019 广东高云半导体科技股份有限公司

未经本公司书面许可,任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部,并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可,并未以明示或暗示,或以禁止发言或其它方式授予任 何知识产权许可。除高云半导体在其产品的销售条款和条件中声明的责任之外,高云半导体 概不承担任何法律或非法律责任。高云半导体对高云半导体产品的销售和/或使用不作任何 明示或暗示的担保,包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知 识产权的侵权责任等,均不作担保。高云半导体对文档中包含的文字、图片及其它内容的准 确性和完整性不承担任何法律或非法律责任,高云半导体保留修改文档中任何内容的权利, 恕不另行通知。高云半导体不承诺对这些文档进行适时的更新。

版本信息

日期	版本	说明
2018/07/26	1.0	初始版本。
2019/03/28	1.1	IP 适用产品更新。
		● 更新 IP 部分图例;
2019/12/16	1.2	● 修正 IP 的最大点数支持;
		● 增加资源信息相关描述。

目录

I
iii
iv
1
1
1
1
2
2
3
3
3
4
5
6
6
6
6 6 6
6 6 6 7
6 6 7 7
6 6 7 7 8
6 6 7 7 8 8
6 6 7 8 8 8
6 6 7 8 8 8 8

i

5.2.6	数据宽度	9
5.2.7	尾数处理方法	9
5.2.8	乘法器类型	9
5.2.9	数据和旋转因子存储器类型	9
5.3 इं	功态配置	9
5.3.1	动态配置变换方向	9
5.3.2	动态配置点数	10
5.3.3	动态配置数据缩小比率	10
5.4 排	屋手协议	10
5.4.1	动态参数的配置	10
5.4.2	启动输入数据	10
5.4.3	FFT 计算数据	10

	5.4.4 输出数据卸载	10
6	接口时序	11
	6.1 数据协议	11
	6.2 握手协议	12
7	应用举例	13
	7.1 打开工程	13
	7.2 调用 Gowin FFT IP	14
	7.3 例化 Gowin FFT IP	16
	7.4 生成 bitstream 文件	16

IPUG503-1.2

图目录

图 5-1 Gowin FFT IP 整体结构	8
图 6-1 点数据协议时序图	11
图 6-2 握手协议时序图	12
图 7-1 打开工程	13
图 7-2 IP Core Generator 界面	14
图 7-3 Gowin FFT IP 界面	15
图 7-4 例化 Gowin FFT IP	16

表目录

表 1-1 术语、缩略语	2
表 2-1 Gowin FFT IP 默认配置资源占用情况	4
表 3-1 FFT IP 信号定义	5
表 4-1 Gowin FFT 参数	6

1 关于本手册

1.1 手册内容

Gowin FFT IP 用户指南主要包括功能简介、信号定义、参数介绍、工作 原理、GUI 调用等,旨在帮助用户快速了解高云半导体 Gowin FFT IP 的特 性及使用方法。

1.2 适用产品

本手册中描述的信息适用于高云半导体所有 FPGA 产品。

1.3 相关文档

通过登录高云半导体网站 <u>www.gowinsemi.com.cn</u>可以下载、查看以下 相关文档:

- <u>DS100</u>, <u>GW1N 系列 FPGA 产品数据手册</u>
- <u>DS117</u>, <u>GW1NR 系列 FPGA 产品数据手册</u>
- <u>DS861</u>, <u>GW1NSR 系列 FPGA 产品数据手册</u>
- <u>DS841</u>, <u>GW1NZ 系列 FPGA 产品数据手册</u>
- <u>DS821, GW1NS 系列 FPGA 产品数据手册</u>
- <u>DS102</u>, <u>GW2A 系列 FPGA 产品数据手册</u>
- <u>DS226</u>, <u>GW2AR 系列 FPGA 产品数据手册</u>
- <u>DS871</u>, GW1NSE 系列安全 FPGA 产品数据手册
- DS881, GW1NSER 系列安全 FPGA 产品数据手册
- DS891, GW1NRF 系列蓝牙 FPGA 产品数据手册
- <u>SUG100</u>, <u>Gowin 云源软件用户指南</u>

1.4 术语、缩略语

本手册中出现的相关术语、缩略语及相关释义如表 1-1 所示。

表 1-1 术语、	缩略语
-----------	-----

术语、缩略语	全称	含义	
FPGA	Field Programmable Gate Array	现场可编程门阵列	
FFT Fast Fourier Transformation		快速傅里叶变换	
DCDAM	Block Static Random Access	块状静态随机存储器	
DORAIVI	Memory		
REG	Register	寄存器	
DSP	Digital Signal Processing	数字信号处理	

1.5 技术支持与反馈

高云半导体提供全方位的技术支持,在使用过程中如有任何疑问或建 议,可直接与公司联系:

网址: <u>www.gowinsemi.com.cn</u>

E-mail: support@gowinsemi.com

Tel: +86 755 8262 039



2.1 概述

Gowin FFT IP 提供一种低资源实现架构。其参数配置灵活,可支持正 反向变换、8-16384 点数、可选 DSP 加速、顺序/倒序输出、缩放等以满足 用户需求。

2.2 特性

- 数据位宽支持 8-36bits;
- 旋转因子位宽支持 8-36bits;
- 点数支持 8-16384 点;
- 正反向 **FFT** 变换;
- 可选的基2阶后数字缩小方案,包括每阶右移指定位数(RS111)、通过端口动态配置、不移位;
- 支持顺序输出、倒序输出。

2.3 资源信息

通过 Verilog 语言实现 Gowin FFT IP,其资源占用因模式配置存在较大差异;具体资源占用以实际配置 IP 生成后的数据为准。以默认配置(1024 点)为例,资源使用如表 2-1 所示。

注!

BSRAM 资源随配置不同,差异较大。

表 2-1 Gowin FFT IP 默认配置资源占用情况

器件系列	速度等 级	IP Name	LOGICS	REGS	BSRAMS	DSP
GW2A-55	C8/I7	FFT	656	210	DP: 4	MULTADDALU18X18: 2
					rROM: 2	

3信号定义

Gowin FFT IP 信号定义如表 3-1 所示。

表 3-1 FFT IP 信号定义

序号	信号名称	方向	位宽	描述
1	xn_re	input	8-36	待转换序列的实部
2	xn_im	input	8-36	待转换序列的虚部
3	xk_re	output	8-36	转换后序列的实部
4	xk_im	output	8-36	转换后序列的虚部
5	clk	input	1	时钟输入
6	rst	input	1	系统复位
7	idx	output	3-16	装载数据时指示下一个触发沿要装载的数 据序列位置,卸载数据时指示当前输出数据 序列的位置
8	start	input	1	同步启动信号,高电平有效,至少保持一个 时钟周期,且只在内核空闲时被采样,启动 一次变换
9	sod	output	1	时域序列启动信号,高电平有效,表示下一 个触发边沿开始将采样数据输入
10	ipd	output	1	数据正在输入指示,高电平有效,表示正在 采样输入数据
11	eod	output	1	时域序列结束信号,高电平有效,表示数据 输入完成
12	busy	output	1	FFT 内核变换指示,高电平有效,表示 FFT 内核正在进行变换计算
13	soud	output	1	频域序列起始信号,高电平有效,表示正在 卸载第一个数据
14	opd	output	1	数据正在输出,高电平有效,表示正输出的 数据有效
15	eoud	output	1	频域序列结束信号,高电平有效,表示完成 数据卸载

4_{GUI 参数}

4.1 概述

Gowin FFT 提供了相关参数,供用户根据实际需求进行配置,具体如表 4-1 所示。

4.2 Gowin FFT 参数

表 4-1 Gowin FFT 参数

序号	参数名称	描述	选项
1	Number of Points	支持的点数	8,16,32,64,128,256,512,1024,2
			048,4096,8192,16384
2	Architecture	FFT 架构	目前仅支持 Low Resource
3	FFT Mode	FFT 变换模式	Forward, Inverse, Dynamic
			Through Port
4	Output Order	输出序列顺序	Natural, Bit-Reverse
5	Scaling Mode	缩放模式	RS111, Dynamic Through Port,
			None
6	Input Data Width	输入数据位宽	8-36
7	Twiddle Factor	旋转因子位宽	8-36
	Width		
8	Output Data Width	输出数据位宽	8-36
9	Precision Reduction	尾数处理模式	Truncation, Rounding
	Method		
10	Multiplier Type	乘法器实现类型	DSP Block Based, LUT Based,
			Automatic
11	Data Memory Type	数据存储类型	EBR Memory, Distributed,
			REG&LUT, Automatic
12	Twiddle Memory	旋转因子存储类	EBR Memory, Distributed,
	Туре	型	Logic, Automatic

5_{工作原理}

5.1 整体结构

Gowin FFT IP 基本结构如图 5-1 所示。FFT 是直接傅里叶变换(DFT)的快速算法。DFT 由下式给出:

$$X(k) = \sum_{n=0}^{N-1} x(n) W_N^{nk}$$

这里 W_N 由下式确定

$$W_N = e^{-j\frac{2\pi}{N}}$$

傅里叶反变换则由下式给出

$$x(n) = \frac{1}{N} \sum_{k=0}^{N-1} X(k) W_N^{-nk}$$

因 W_N具有很强的周期性,通过一定的数学变换可以得到 DFT 的快速运 算形式 FFT,即所谓基 2、基 4 等快速傅里叶算法。



图 5-1 Gowin FFT IP 整体结构

5.2 静态配置

5.2.1 设置点数

FFT 点数可以通过 GUI 配置为定点的,也可以配置为运行时通过端口输入的。实际应用的时候,如果能确定 FFT 点数,则尽量将 FFT 点数的模式 配置为定点的,因为动态端口输入会消耗额外的逻辑资源。动态模式下,FFT IP 占用的资源将和最大点数下占用的资源一样多。所以在设置最大点数时候 应事先精确计算。目前仅支持固定点数配置模式。

5.2.2 结构

实现结构的选择需要综合考虑工程应用对变换的实时性要求和片上资源 余量。某些功能可能只在低资源的实现结构中支持,例如数据按块自动浮点 处理等。目前仅支持低资源架构。

5.2.3 FFT 模式

FFT IP 支持正向,反向,运行时通过端口信号决定的变换。动态模式下将占用更多逻辑资源,时序性能也可能会更差。

5.2.4 输出序列顺序

输出序列顺序均可选为自然顺序输出或倒序输出。

5.2.5 数据缩小方法

FFT IP 支持每个基 2 阶后右移 1bit、端口动态决定以及不进行移位的几种方案,低资源结构还支持数据块浮点模式。

5.2.6 数据宽度

FFT 变换器内部运算支持的位宽为 8-36bits,旋转因子宽度支持 8-36bits,当不进行数据缩小时,还可选择内部小数位宽,小数位宽支持 0-6bits。变换器支持任意设定输入位宽和小数位宽,只要二者之和落在在 8-36bits 之内即可。输出位宽由系统自动决定,通常输出位宽不小于输入位 宽和小数位宽之和。

5.2.7 尾数处理方法

FFT IP 支持两种尾数处理方法,一种是截断法,另一种是取整法。截断 法更节约芯片资源,取整法得到的结果将更精确。

5.2.8 乘法器类型

FFT IP 支持采用 **DSP** 加速的电路结构也支持逻辑器件构成的乘法器电路,也可以让综合器在综合时候动态决定。动态决定器件类型可能会造成综合时间过长,综合结果不理想等现象。

5.2.9 数据和旋转因子存储器类型

由于 FFT 算法是对大量数据进行在线处理,不可避免需要大量的存储器, IP 设计支持 BLOCK RAM 存储器,分布式存储器,Logic、REG & LUT 构成的存储器,或者是让综合器在综合时动态决定。动态决定器件类型可行会造成综合时间过长,综合结果不理想等现象。

5.3 动态配置

只有静态配置启用了动态配置功能,生成的 FFT IP 才具有动态配置功能。所有动态配置项的运行时参数必须在 FFT 变换启动之前并且按照指定的 信号在合适的时候完成设置。动态配置是通过端口信号完成的。

5.3.1 动态配置变换方向

该功能在启用了 FFT MODE 里的 Dynamic Through Port 后起作用。当可以进行 FFT MODE 设置时候, iset 将变为高电平,在接下来的时钟边沿将 采集 ifft 上的数据,低电平表示进行 正向变换,高电平表示进行反向变换。

5.3.2 动态配置点数

该功能在启用了 Variable Points 时起作用。当可以进行 FFT 点数设置时 候 pset 将变为高电平,在接下来的时钟边沿将采集 point 上的数据。points 是一个无符号整数,其值为 Log2N,且 N 必须为 Minimum Points 与 Maximum Points 之间 2 的整次幂。目前不支持该配置项。

5.3.3 动态配置数据缩小比率

该功能在数据缩小比率选项选为 Dynamic Through Port 时起作用。当可 以进行数据缩小比率设定时, sfset 将变为高电平,在接下来的时钟周期将采 样 sfact 的设定值。sfact 是一个无符号数。

5.4 握手协议

协议的总体分为四个步骤,第一步配置动态参数(如果有的话),第二部 输入数据,第三步计算数据,第四步读出数据。

5.4.1 动态参数的配置

请参照动态配置一节的说明,按照时序要求进行动态参数配置。需要注 意的是,动态参数配置在时域上与其他步骤可能是重叠的。

5.4.2 启动输入数据

一切就绪后,可以通过将 start 置为高电平,来启动一次 FFT 变换。数 个周期后, sod 变为高电平,持续一个周期,同时 ipd 将变为高电平,并在 整个数据输入阶段始终保持高电平,指示正在输入数据,另外 idx 输出当前 时钟采样的序列标号。当一次数据输入结束以后 eod 变为高电平,持续一个 周期,同时 ipd 变为低电平。至此,一次数据输入完成。

5.4.3 FFT 计算数据

数据输入完成后数个周期将自动开始 FFT 计算过程,同时 busy 将变为 高电平,表示内核正在进行 FFT 数据的计算,计算完成后 busy 将变为低电 平。

5.4.4 输出数据卸载

当 FFT 计算完成后数个周期,自动进入数据卸载阶段,soud 将在第一个卸载数据周期变为高电平,并持续一个周期,opd 也将变为高电平,并在整个卸载数据的过程中保持高电平。在数据卸载的最后一个周期 eoud 将变为高电平,并持续一个周期,opd 也将在下一个周期变为低电平。

6接口时序

6.1 数据协议

连续数据模式(16 点)下的时序图如图 6-1 所示。



图 6-1 点数据协议时序图

6.2 握手协议



低资源的控制信号握手协议时序如图 6-2 所示。



7.1 打开工程

启动 Gowin 云源软件后,单击 "File> Open …",打开 "Open File" 对话框,选择所需工程文件 (*.gprj),打开工程,如图 7-1 所示。

注!

有三种方式打开工程,其它打开工程方式请参考 <u>SUG100</u>, <u>Gowin 云源软件用户指南 >5 云</u> <u>源软件使用> 5.2 打开工程</u>。

图 7-1 打开工程

W GOWIN FPGA Designer - [D:\gowin_ipi\P_Test\FFT_V2016_Retst\enc_fft_test\fft_boart_test_id_tst1\src\FFT_Top\FFT_Top\F	
File Edit Project Tools Window Help	_ <i>6</i> ×
□ ▷ □ □ □ □ □ □ □ □ □ □ □ □ □ □ □ □ □ □	
Design B x 4271 wire opd ;	~
ft_boart_test - [D:\gowin_ip\IP_T] 4272 wire eoud ; 4273 wire etart .	
@ GW2A-55-PBGA484-8 4274 wire clk ;	
Verilog Files 4275 wire rst ;	
↓ Config Files 4276 wire GND ;	
▶ Physical Constraints 4278 ⊟ GSR GSR_INST (
4279 .GSRI (VCC)	
4280 -);	
4282 E fft top fft top inst (
4283 .idx(idx[9:0]),	
4284 .xk_re(xk_re[15:0]), 4285 .xk_im(xk_im[15:0]).	
Process B × 4286 .sod (sod),	
Design Summary 4287 .ipd(ipd),	
4288 .eod (eod), Viser Constraints 4289 .busy (busy (busy)).	
FloorPlanner 4290 . soud (soud),	
Timing Constraints Editor 4291 . opd (opd) ,	
4 ⊘ Svntheize (SvnDifv Pro) 4292 .eoua(eoua),	
Synthesis Report 4294 .xn im(xn im[15:0]),	
Netict Fie	
Blace & Route Report 4298 L);	
The Analysis Report 4299 GND GND cZ (
Bort & Die Boort (301 -);	*
	•
📑 Power Analysis report 🔹 😯 Start Page 🗵 📋 Design Summary 🔝 📡 FFT_Top.v 🗙	
Output	5×
Output Freer Tarning Info	
Usiyu	In: 0 Col: 0

7.2 调用 Gowin FFT IP

在 Gowin 云源软件菜单栏中,按照顺序依次单击"Tool > IP Core Generator>Soft IP Core>DSP and Mathemathics";弹出如图 7-2 所示界面;也可按图示方法打开界面。



选择所需器件,如 GOWIN2A-55-PBGA484;在界面左侧"Name"窗 口中双击"FFT",弹出如图 7-3 所示界面;默认选项即可,单击"OK",生成 FFT_Top Module。

图 7-2 IP Core Generator 界面

W IP Customization		? 💌
FFT		👶
→ ck s od → ipd → rst eod → busy →	File Target Device: G#2A-LV55PG484C8/I7 Create In: E:\ide_prj\IP_test\src\fft Module Name: FFT_Top Synthesis Tool: GowinSynthesis Points/Mode Scaling/Width Implementation Number of Points © Fixed Variable Number of Points: 1024	File Name: fft Language: Verilog
opd -	Maximum Points: 512 - Mininum Points: 256 -	
xn_re[15:0] xn_im[15:0] xk	High Performance O Low Resource FFT Mode	
	 Forward Inverse Output Order Natural Bit-Reverse 	O Dynamic Through Port
		OK Cancel Help

图 7-3 Gowin FFT IP 界面

7.3 例化 Gowin FFT IP

在工程中例化 FFT_Top, 如图 7-4 所示。

图 7-4 例化 Gowin FFT IP



7.4 生成 bitstream 文件

进行必要的约束后,通过综合、布局布线、产生 bitstream 文件。通过 Gowin 下载线把 bitstream 文件下载到开发板或测试版,可通过测试接口观察 FFT 变换结果。

