Gowin SPMI
用户指南

IPUG529-1.0, 2019-01-09

版权所有© 2019 广东高云半导体科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其它方式授予任何知识产权许可。除高云半导体在其产品的销售条款和条件中声明的责任之外，高云半导体概不承担任何法律或非法律责任。高云半导体对高云半导体产品的销售和／或使用不作任何明示或暗示的担保，包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等，均不作担保。高云半导体对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任，高云半导体保留修改文档中任何内容的权利，恕不另行通知。高云半导体不承诺对这些文档进行适时的更新。

版本信息

日期	版本	说明
2019/01/09	1.0	初始版本。

目录

目录 i

图目录 iii

表目录 iv

1 关于本手册 1

1.1 手册内容 1
1.2 适用产品 1
1.3 相关文档 1
1.4 术语、缩略语 2
1.5 技术支持与反馈 2

2 SPMI 参数和接口 3

2.1 主机 3
2.1.1 参数配置 3
2.1.2 接口 3
2.2 从机 4
2.2.1 参数配置 4
2.2.2 接口 4
2.3 参数约束 5
2.4 state_o 说明 6
2.5 state code 状态定义 6

3 SPMI 操作 8

3.1 系统构成 8
3.2 主机的连接操作 9
3.3 通讯 9
3.3.1 模式 9
3.3.2 主叫简介 10
3.3.3 被叫简介 10
3.4 通讯优先级简介 11
3.5 时序 11
3.5.1 设置/检查被叫地址 11
3.5.2 设置/检查通讯命令 11
3.5.3 读/写通讯数据 11

4 支持的命令 12

4.1 命令列表 12
4.2 示例 12

5 例化 15

5.1 主机的例化 15
5.2 从机的例化 15

6 时序举例 17

6.1 连接 17
6.2 master 发起 Pa 通讯请求 SUID=15，CMD=ATT 18

图目录

图 2-1 主机端口图 4
图 2-2 从机端口图 5
图 2-3 State Code 状态转移图 7
图 3-1 电源管理电路 9
图 3-2 通讯转移图 10
图 3-3 “被叫”状态转移图 11
图 6-1 连接时序图 17
图 6-2 发起 Master Primary 通讯 18
图 6-3 Authenticate 命令下的状态转移 18

表目录

表 1-1 术语、缩略语 2
表 2-1 Master 参数定义 3
表 2-2 主机接口定义 3
表 2-3 Slave 参数定义 4
表 2-4 从机接口定义 4
表 2-5 State_o 说明 6
表 2-6 State Code 状态定义 6
表 4-1 命令列表 12

1 关于本手册

1.1 手册内容

Gowin SPMI 用户指南主要内容包括功能简介、信号定义、参数介绍、工作原理、GUI 调用等，旨在帮助用户快速了解高云半导体 Gowin SPMI 的特性及使用方法。

1.2 适用产品

本手册中描述的信息适用于以下产品：

GW1NZ 系列 FPGA 产品：GW1NZ-1。

1.3 相关文档

通过登录高云半导体网站 www.gowinsemi.com.cn 可下载、查看以下相关文档：

1. GW1NZ 系列 FPGA 产品数据手册
2. Gowin 云源软件用户指南

1.4 术语、缩略语

本手册中的相关术语、缩略语及相关释义请参见表 1-1。

表 1-1 术语、缩略语

术语、缩略语	全称	含义
FPGA	Field Programmable Gate Array	现场可编程门阵列
SPMI	System Power Management Interface	系统电源管理接口
BOM	Bus Owner Master	持有总线的主机
MID	Master Identifier	主机标识号
CPC	Clock per Cycle	每周期时钟数
BOD	Bus Ower Device	持有总线的设备
BRD	Bus Receiver Device	被呼叫的设备
TBO	Transfer Bus Ownership	转移总线所有权
RCS	Request Capable Slave	具有主叫功能的从机
SUID	Slave Unic Identifier	唯一从机标识号

1.5 技术支持与反馈

高云半导体提供全方位技术支持，在使用过程中如有任何疑问或建议，可直接与公司联系：

网址：www.gowinsemi.com.cn

E-mail：support@gowinsemi.com

Tel：+86 755 8262 0391

2 SPMI 参数和接口

2.1 主机

2.1.1 参数配置

下表所列参数使用关键字“Parameter”定义，在例化 Master 时指定。

表 2-1 Master 参数定义

参数	单位	描述	范围	默认值
CLK_FREQ	MHz	系统时钟频率	1-500	50
SCLK_PERIOD	nS	产生的 sclk 周期长度	40-31000	100
ABTR_DELAY	nS	BOM 响应 Arbitration 的延时	1-30	
REQ_PIPE	clock cycle	req 信号后实际采样时钟的延时周期数	0-7	1
MID		主机的 MID	0-3	0

2.1.2 接口

下表为主机接口定义与功能介绍。

表 2-2 主机接口定义

名称	方向位宽	功能	备注
clk_i	input 1	系统时钟信号	
ce_i	input 1	时钟使能信号	
rstn_i	input 1	复位信号	
ca_i	input 1	尝试连接	
pa_i	input 1	发起 pa 呼叫	
sa_i	input 1	发起 sa 呼叫	
addr_i	input [3:0]	地址输入	
data_i	input [7:0]	数据输入	
addr_o	output [3:0]	地址输出	
data_o	output [7:0]	数据输出	
state_o	output [15:0]	状态输出	
sdata	inout 1	SPMI 串行数据线	

名称	方向位宽	功能	备注
sclk	inout 1	SPMI 串行时钟线	

下图为主机端口图：

图 2-1 主机端口图



2.2 从机

2.2.1 参数配置

下表参数使用 Parameter 定义，例化 Slave 时指定。

表 2-3 Slave 参数定义

参数	单位	意义	范围	默认值
CLK_FREQ	MHz	系统时钟频率	1-500	50
REQ_PIPE	clock cycle	req 信号后实际采样时钟的延时周期数	0-7	1
SUID		从机的 ID	0-15	0

2.2.2 接口

下表为从机端口定义及功能介绍。

表 2-4 从机接口定义

名称	方向位宽	功能	备注
clk_i	input 1	系统时钟信号	
ce_i	input 1	时钟使能信号	
rstn_i	input 1	复位信号	
pa_i	input 1	发起 pa 呼叫	

名称	方向位宽	功能	备注
sa_i	input 1	发起 sa 呼叫	
addr_i	input [3:0]	地址输入	
data_i	input [7:0]	数据输入	
addr_o	output [3:0]	地址输出	
data_o	output [7:0]	数据输出	
state_o	output [15:0]	状态输出	
sdata	inout 1	SPMI 串行数据线	
sclk	inout 1	SPMI 串行时钟线	

下图为从机端口图。

图 2-2 从机端口图



2.3 参数约束

下面为参数约束：

定义 $$CPC = \left\lceil \frac{CLK_FREQ \times SCLK_PERIOD}{2000} \right\rceil - 1$$

[x]为取不大于 x 的整数

则有如下约束：

$CPC \geq 3$， $REQ_PIPE \leq CPC - 1$

经测试 CPC=3 的配置，系统已经到达稳定的边缘，此时若时序收敛较好，系统仍能正常工作，若时序收敛不好，系统可能会失败。

2.4 state_o 说明

下表为 state_o 的说明。

表 2-5 State_o 说明

bit 位	定义	扩展	功能	主机	从机
state[4:0]	state code	stae code	状态码	√	√
state[5]	meSyn	me synchronization	设备已连接（High）/游离态（Low）	√	-
state[6]	meFree	me free	设备空闲（High）/忙（Low）	√	√
state[7]	meBom	me Bus Owner Master	本主设备提供 SCLK 时钟	√	-
state[8]	meBod	me Bus Owner Device	本设备具有总线控制权，也即主叫方	√	√
state[9]	meBrd	me Bus Receiver Device	本设备为被控设备，也即被叫方	√	√
state[10]	reqAddr	Request Address	请求地址	√	√
state[11]	reqData	Request Data	请求数据	√	√
state[12]	validAddr	valid address	地址有效	√	√
state[13]	validData	valid data	数据有效	√	√
state[14]	Reserved				
state[15]	Reserved				

2.5 state code 状态定义

下表为 state code 的状态定义。

表 2-6 State Code 状态定义

状态码	定义	状态含义	用户关心
5‘h00	IDLE	IDLE 状态	√
5‘h01	ABP	Bus Arbitration 状态	
5‘h02	C	C-bit 状态	
5‘h03	SA	SA-bit 状态	
5‘h04	MPA	Master Priority Arbitration 状态	
5‘h05	SR	SR-bit 状态	
5‘h06	MSA	Master Secondary Arbitration 状态	
5‘h07	MID	发送 BOM 的 ID 给正在连接的主机	
5‘h08	MIDP	发送 BOM 的 ID 给正在连接的主机对应的 bus park	
5‘h09	SAP	A-bit 对应的 bus park 状态	
5‘h0a	SAA	发送从机地址 SA[i]	
5‘h0b	SRP	SR-bit 对应的 bus park 状态	
5‘h0c	SRA	发送从机地址 SR[i]	
5‘h0d	SSC	SSC 状态	

状态码	定义	状态含义	用户关心
5‘h0e	ADD	命令序列中 4-bit 地址	√
5‘h0f	CMD	命令序列中 8-bit 命令	√
5‘h10	CMDT	命令序列的奇偶校验状态	√
5‘h11	SEND	数据发送状态	√
5‘h12	SENDT	数据发送状态对应的奇偶校验	
5‘h13	BP	bus pack	
5‘h14	RCVE	数据接收状态	√
5‘h15	RCVET	数据接收状态对应的奇偶校验	
5‘h16	ACK	ACK 应答状态	√
5‘h17-1f		Reserved	

下图为 state code 的状态转移图。

图 2-3 State Code 状态转移图



3 SPMI 操作

3.1 系统构成

SPMI 总线最多可以有 4 个 SPMI 主机。 这些主设备最多可以连接 16 个从设备。其中 Master 可以通过参数 MID 设置 Master 的 ID，Slave 可以通过参数 SUID 设置 slave 的地址。

BOM：Bus Owner Master，为总线提供 SCLK 信号，系统自动完成 BOM 的选取。

BOD：Bus Owner Device，总线控制设备，具有总线控制权，在通讯过程为主叫设备。

BRD：Bus Receiver Device，总线被控设备，在通讯过程为被叫设备。

下图为 FPGA 的电源管理电路。

图 3-1 电源管理电路



3.2 主机的连接操作

主机上电后处于游离态，并立即开始监听总线。

游离态的主机在空闲时可以通过执行连接操作连接进总线，方法为游离态且空闲时置高 ca 一个周期，主机将自动开始尝试连接操作，如果连接成功，主机将变为连接态。

连接状态的主机通过 TBO 命令从总线上断开连接，重新变为游离态主机，并始终监听总线。再次连接到总线上仍然需要执行连接操作。

3.3 通讯

3.3.1 模式

主机与 RCS（具有呼叫功能的从机）都可成为主叫或被叫。

系统上不参与通讯的设备处于监听状态，即便是处于游离态的主机。

主叫的操作流程是：发起呼叫请求，进行总线仲裁，设置呼叫地址，设置通讯命令，传输通讯数据。

被叫的响应流程是：监听地址（如果需要），监听命令，传输通讯数据。

下图为通讯状态转移图。

图 3-2 通讯转移图



3.3.2 主叫简介

设备为空闲态时，通过 pa 或 sa 发起请求。对于主机，必须在连接态操作。

经过总线仲裁，如果取得总线控制权，将成为主叫设备。

ADD 状态设置被叫地址。

CMD 状态设置通讯命令。

SEND 状态发送数据。

RCVE 状态接收数据。

通讯完成后 meBod 将由硬件自动清除。

3.3.3 被叫简介

ADD 状态监听地址。

CMD 状态监听命令。

确认为被叫设备后：

SEND 状态接收数据。

RCVE 状态发送数据。

图 3-3“被叫”状态转移图



3.4 通讯优先级简介

从机的 pa 呼叫 > 主机的 pa 呼叫 > 从机的 sa 呼叫 > 主机的 sa 呼叫
从机之间通过 SUID 决定优先级，地址大的优先级高。
主机之间通过**让德雷彬**算法自动决定优先级，保证主机均等轮询机会。

3.5 时序

3.5.1 设置/检查被叫地址

设置：
ADD 状态系统将在 reqAddr 有效后延迟 REQ_PIPE 个周期采样 addr_i。
检查：
ADD 状态 addrValid 有效时系统在 addr_o 输出地址

3.5.2 设置/检查通讯命令

设置：
CMD 状态时系统将在 dataReq 有效后延迟 REQ_PIPE 个周期采样 data_i。
检查：
CMD 状态 addrValid 有效时系统在 addr_o 输出地址。

3.5.3 读/写通讯数据

读数据操作：

- SEND 状态被叫在 dataValid 时读取 data_o 数据
- RCVE 状态主叫在 dataValid 时读取 data_o 数据

写数据操作：

- SEND 状态主叫在 dataReq 有效后延迟 REQ_PIPE 个周期向 data_i 写数据
- RCVE 状态被叫在 dataReq 有效后延迟 REQ_PIPE 个周期向 data_i 写数据

4 支持的命令

4.1 命令列表

下表为 SPMI 支持的命令列表。

表 4-1 命令列表

Command Frame Payload	Description
0x00 to 0x0F	Extended Register Write
0x10	Reset
0x11	Sleep
0x12	Shutdown
0x13	Wakeup
0x14	Authenticate
0x15	Master Read
0x16	Master Write
0x1A	Transfer Bus Ownership
0x1B	Device Descriptor Block Master Read
0x1C	Device Descriptor Block Slave Read
0x20 to 0x2F	Extended Register Read
0x30 to 0x37	Extended Register Write Long
0x38 to 0x3F	Extended Register Read Long
0x40 to 0x5F	Register Write
0x60 to 0x7F	Register Read
0x80 to 0xFF	Register 0 Write

例外 TBO 命令的数据帧将由各主机自动产生，无需用户关心。

4.2 示例

Master0 与 slave0（SUID=0）进行 Extended Register Write

案例功能：

Master0（meBod）：

master 通过在 meFree 和 meSyn 信号均为高电平时置位 pa_i 发起

Master Priority Arbitration 进入 MPA 状态->SSC 状态

ADD 状态设置被叫地址（4‘h0）

CMD 状态设置通讯命令（8’h00）

SEND 状态发送寄存器地址

SEND 状态发送需要写入的数据

Slave0（meBrd）：

ADD 状态监听 ADD 设置的地址（4‘h0）

CMD 状态监听通讯命令（8’h00）

SEND 状态接收寄存器地址

SEND 状态接收写入的数据

m0_ERWL_s0:

a). 案例功能：

该案例用于演示 ERWL (Extended Register Write Long) 命令，即 master 对 slave 发起 ERWL 操作。

b). maste、slave 配置：

命令 cmd = 8'h36

m0：mid=0

s0：SUID=10

c). 执行步骤：

依次按下 m0 的 key1，key2

m0_m1_ca:

a). 案例功能：

该案例用于演示 master 连接总线，即 master 0、master 1 同时请求连接总线。

b). master 配置：

m0：mid=3

m1：mid=1

c). 执行步骤：

m0、m1 的 j9_38 通过杜邦线相连。先下载 m0 的 bit 文件，然后下载 m1 的 bit 文件，在执行 m0 的 key1，key2

m0_m1_pa:

a). 案例功能：

该案例用于演示 master 的仲裁，即 master 0、master 1 同时发起 pa（Priority Arbitration）请求。

b). master 配置：

m0：mid=0 ，cmd=8’h10

m1：mid=1，cmd=8’h11

c). 执行步骤：

m0、m1 的 j9_38、j9_37 通过杜邦线相连。先下载 m0 的 bit 文件，然后下载 m1 的 bit 文件，在执行 m0 的 key1，key2

m0_pa_s0_sa

a). 案例功能：

该案例用于演示 master、slave 的仲裁，即 master 发起 pa（Priority Arbitration）请求，同时 slave 发起 sa（SR-bit Slave Arbitration）请求。

b). maste、slave 配置：

m0：mid=1，cmd=8’h10

s0：SUID=7，cmd=8’h16

c). 执行步骤：

m0、s0 的 j9_37 通过杜邦线相连。先下载 m0 的 bit 文件，然后下载 s0 的 bit 文件，在执行 m0 的 key1，key2

s0_write_m0

a). 案例功能：

该案例用于演示 MW 命令，即 slave 对 master 执行 write 操作

b). maste、slave 配置：

m0：mid=0

s0：SUID=8，cmd=8’h16

c). 执行步骤：

m0、s0 的 j9_38 通过杜邦线相连。先下载 s0 的 bit 文件，然后下载 m0 的 bit 文件，在执行 s0 的 key1，key2

5 例化

5.1 主机的例化

下面为主机的例化方式：

```
master iMaster (
    .clk_i      (sysClk),
    .ce_i       (ce_r),
    .rstn_i     (rstn),
    .pa_i       (pa),
    .sa_i       (sa),
    .ca_i       (ca),
    .addr_i     (addrI),
    .data_i     (dataI),
    .addr_o     (addrO),
    .data_o     (dataO),
    .state_o    (state_o),
    .sdata      (j10_1),
    .sclk       (j10_5)
);

defparam iMaster.MID          =1;
defparam iMaster.CLK_FREQ     =CLK_FREQ;
defparam iMaster.SCLK_PERIOD  =1000;
defparam iMaster.REQ_PIPE     =1;
```

5.2 从机的例化

下面为从机的例化方式：

```
slave iSlave1 (
    .clk_i      (sysClk),
    .ce_i       (ce_r),
    .rstn_i     (rstn),
    .pa_i       (pa_s),
    .sa_i       (sa_s),
```

```
    .addr_i      (addrI_s),
    .data_i      (dataI_s),
    .addr_o      (addrO_s),
    .data_o      (dataO_s),
    .state_o     (state_o_s),
    .sdata       (j10_1),
    .sclk        (j10_5)
);

defparam iSlave1.SUID          =12;
defparam iSlave1.CLK_FREQ      =CLK_FREQ;
defparam iSlave1.REQ_PIPE      =1;
```

6 时序举例

为了显示全面的波形，时间轴可能做了裁剪，不均衡缩放。

6.1 连接

图 6-1 连接时序图



上图所示，master 上电后检测 meFree 高电平，meSyn 低电平，然后决定拉高 ca 一个周期执行连接到总线的操作。

6.2 master 发起 Pa 通讯请求 SUID=15，CMD=ATT

图 6-2 发起 Master Primary 通讯



上图所示，master 检测 meSyn 高电平，meFree 高电平，决定拉高 pa 一个周期，发起 Master Primary 通讯。在检测到 meBod 高电平时表示请求成功，则在 ADD 状态 reqAddr 高电平再延迟 REQ_PIPE=1 个周期后在 addrI 设置通讯地址 0xF。

图 6-3 Authenticate 命令下的状态转移



接着在 CMD 状态 reqData 高电平后延迟 REQ_PIPE=1 个周期后在 datal 设置通讯命令 0x14，这个命令是 Authenticate；依据 SPMI 协议，该命令 master 向 slave 传输一个字节，slave 再向 master 传输一个字节，如此重复 4 次。第一个 SEND 状态 reqData 高电平后延迟 REQ_PIPE=1 个周期

后在 dataI 设置 master 向 slave 传输的第一个数据；第 n 个 SEND 状态 reqData 高电平后延迟 REQ_PIPE=1 个周期后在 dataI 设置 master 向 slave 传输的第 n 个数据，n=1-4。同样的，第一个 RCVE 状态 validData 高电平时在 dataO 读取 slave 传回的第一个数据，第 n 个 RCVE 状态 validData 高电平时在 dataO 读取 slave 传回的第 n 个数据，n=1-4。

同理在 Slave 侧的情形是，通过监测 meFree 变为低电平表示总线上通讯开始。接着在 ADD 状态监测到 validAdd 高电平时读取 addrO 上输出的地址，这一步是可以省略的；接着在 CMD 状态监测 validData 高电平时读取 dataO 上输出的命令；接着监测 meBrd，如果 meBrd 拉高，说明通讯请求是发向这个 slave 的，这时就可以根据命令类型准备数据。

假设就是上文所述 ATT 命令。第一个 SEND 状态 validData 高电平时在 dataO 读取 master 传来的第一个数据，第 n 个 SEND 状态 validData 高电平时在 dataO 读取 master 传来的第 n 个数据，n=1-4。第一个 RCVE 状态 reqData 高电平后延迟 REQ_PIPE=1 个周期后在 dataI 设置 slave 向 master 回传的第一个数据；第 n 个 RCVE 状态 reqData 高电平后延迟 REQ_PIPE=1 个周期后在 dataI 设置 slave 向 master 传输的第 n 个数据，n=1-4。

GOWIN高云

智慧逻辑 定制未来