




Gowin Advanced FIR Filter IP

用户指南

IPUG543-2.0,2022-11-17

版权所有 © 2022 广东高云半导体科技股份有限公司

 GOWIN高云、Gowin、GowinSynthesis、云源以及高云均为广东高云半导体科技股份有限公司注册商标，本手册中提到的其他任何商标，其所有权利属其所有者所有。未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本档内容的部分或全部，并不得以任何形式传播。

免责声明

本档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其它方式授予任何知识产权许可。除高云半导体在其产品的销售条款和条件中声明的责任之外，高云半导体概不承担任何法律或非法律责任。高云半导体对高云半导体产品的销售和 / 或使用不作任何明示或暗示的担保，包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等，均不作担保。高云半导体对档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任，高云半导体保留修改档中任何内容的权利，恕不另行通知。高云半导体不承诺对这些档进行适时的更新。

版本信息

日期	版本	说明
2019/01/15	1.0	初始版本。
2019/08/30	1.1	更新 FIR 结构，整合 FIR 三种模式。
2021/04/06	1.2	<ul style="list-style-type: none">● 更新初始化系数文件描述；● 更新读写时序描述。
2022/11/17	2.0	新增 FIR Filter 结构类型。

目录

目录	i
图目录	ii
表目录	iii
1 关于本手册	1
1.1 手册内容	1
1.2 相关文档	1
1.3 术语、缩略语	1
1.4 技术支持与反馈	2
2 概述	3
2.1 Gowin Advanced FIR Filter IP 介绍	3
2.2 Advanced FIR Filter 算法简介	3
2.3 FIR Singlerate 结构和功能	4
2.4 FIR Symmetry 结构和功能	4
2.5 FIR Polyphase Decimator 结构和功能	5
2.6 FIR Polyphase Interpolator 结构和功能	5
3 特征与性能	6
3.1 主要特征	6
3.2 最大频率	6
3.3 延迟 Latency	6
3.4 资源利用	6
4 端口描述	9
5 时序说明	11
6 IP 调用及配置	13
7 参考设计	16

图目录

图 2-1 FIR Singlerate 基本结构	4
图 2-2 FIR Symmetry 基本结构	4
图 2-3 FIR Polyphase Decimator 基本结构	5
图 2-4 FIR Polyphase Interpolator 基本结构	5
图 4-1 Gowin Advanced FIR Filter IP 端口图	9
图 5-1 Advanced FIR Filter IP 的通道数为 3，时分复用为 3 的数据输入序图	11
图 5-2 Advanced FIR Filter IP 的通道数为 3，时分复用为 3 的数据输出时序图	11
图 6-1 IP Core Generator 界面	13
图 6-2 Advanced FIR Filter IP 界面	14
图 6-3 MATLAB 示例	15
图 7-1 参考设计结构框图	16

表目录

表 1-1 术语、缩略语	1
表 2-1 Gowin Advanced FIR Filter IP	3
表 3-1 FIR Singlerate 模式占用资源	7
表 3-2 FIR Symmetry 模式占用资源	7
表 3-3 FIR Polyphase Decimator 模式占用资源	7
表 3-4 FIR Polyphase Interpolator 模式占用资源	7
表 4-1 Gowin Advanced FIR Filter 的 IO 端口列表	9

1 关于本手册

1.1 手册内容

Gowin Advanced FIR Filter IP 用户指南主要内容包括功能特点、端口描述、时序说明、配置调用、参考设计等，旨在帮助用户快速了解 Gowin Advanced FIR Filter IP 的产品特性、特点及使用方法。

1.2 相关文档

通过登录高云半导体网站 www.gowinsemi.com.cn 可以下载、查看以下相关文档：

- [DS100, GW1N 系列 FPGA 产品数据手册](#)
- [DS117, GW1NR 系列 FPGA 产品数据手册](#)
- [DS102, GW2A 系列 FPGA 产品数据手册](#)
- [DS976, GW2AN-55 器件数据手册](#)
- [DS961, GW2ANR 系列 FPGA 产品数据手册](#)
- [DS226, GW2AR 系列 FPGA 产品数据手册](#)
- [SUG100, Gowin 云源软件用户指南](#)

1.3 术语、缩略语

表 1-1 术语、缩略语 中列出了本手册中出现的相关术语、缩略语及相关释义。

表 1-1 术语、缩略语

术语、缩略语	全称	含义
BSRAM	Block Static Random Access Memory	块状静态随机存储器
DSP	Digital Signal Processing	数字信号处理
FIR	Finite Impulse Response	有限长单位脉冲响应

术语、缩略语	全称	含义
FPGA	Field Programmable Gate Array	现场可编程门阵列
IP	Intellectual Property	知识产权
SRAM	Static Random Access Memory	静态随机存储器

1.4 技术支持与反馈

高云半导体提供全方位技术支持，在使用过程中如有任何疑问或建议，可直接与公司联系：

网址：www.gowinsemi.com.cn

E-mail: support@gowinsemi.com

Tel: +86 755 8262 0391

2 概述

2.1 Gowin Advanced FIR Filter IP 介绍

Gowin Advanced FIR Filter IP 实现有限长单位冲激响应（FIR, Finite Impulse Response）滤波器功能。根据 FIR 滤波器的不同，支持 4 种模式配置，同时支持多通道处理、时分复用处理等功能配置。

表 2-1 Gowin Advanced FIR Filter IP

Gowin Advanced FIR Filter IP	
IP核应用	
逻辑资源	请参见表3-1、表3-2、表3-3、表3-4。
交付文件	
设计文件	Verilog (encrypted)
参考设计	Verilog
TestBench	Verilog
测试设计流程	
综合软件	GowinSynthesis®
应用软件	Gowin Software (1.9.8.09及以上)

注！

可登录[高云半导体网站](#)查看芯片支持信息。

2.2 Advanced FIR Filter 算法简介

有限长单位冲激响应滤波器，其计算公式如下：


$$\begin{aligned}
 y[n] &= h_0x[n] + h_1x[n-1] + \dots + h_{N-1}x[n-N+1] \\
 &= \sum_{i=0}^{N-1} h_i \cdot x[n-i]
 \end{aligned}$$

Gowin Advanced FIR Filter IP 是针对不同的工作模式，根据滤波器系数特点做了相应的优化。

2.3 FIR Singlerate 结构和功能

FIR Singlerate 模式通过转置型结构实现 FIR 滤波器，输入到输出通过流水线处理，可以很快得到结果，适用于数据和系数位宽较大，但阶数比较小的设计。其基本结构如下图 2-1 所示。


图 2-1 FIR Singlerate 基本结构



2.4 FIR Symmetry 结构和功能

FIR Symmetry 模式根据 FIR 系数对称性而设计的，在资源上，可以节省一半的乘法器等资源。其基本结构如下图 2-2 所示。


图 2-2 FIR Symmetry 基本结构



2.5 FIR Polyphase Decimator 结构和功能

FIR Polyphase Decimator 采用多项滤波器结构，实现滤波和下采样功能。其基本结构如下图 2-3 所示。


图 2-3 FIR Polyphase Decimator 基本结构



2.6 FIR Polyphase Interpolator 结构和功能

FIR Polyphase Interpolator 采用多项滤波器结构，实现滤波和下采样功能。其基本结构如下图 2-4 所示。

图 2-4 FIR Polyphase Interpolator 基本结构



3 特征与性能

3.1 主要特征

- 支持 4 种模式 FIR 结构类型
- 支持输入数据位宽 2-18 bits
- 支持系数位宽 2-18 bits
- 支持输出位宽 2-37 bits
- 支持抽头数量 2-1024（取决于板子资源的大小）
- 支持通道数量 1-8（取决于板子资源的大小）
- 支持时分复用模式

3.2 最大频率

Gowin Advanced FIR Filter IP 的最大频率主要根据所用器件的速度等级（speed grade of the devices）以及配置参数决定确定。

3.3 延迟 Latency

Gowin Advanced FIR Filter IP 的延迟由配置参数决定确定。

3.4 资源利用

Gowin Advanced FIR Filter IP 因使用器件的密度、速度、等级不同以及 IP 配置模式不同，其性能和资源利用情况可能不同。

以高云 GW2A-18 系列 FPGA 为例，Gowin Advanced FIR Filter IP 其资源利用情况如表 3-1、表 3-2、表 3-3、表 3-4 所示，有关在其他高云 FPGA 上的应用验证，请关注后期发布信息。

表 3-1 FIR Singlerate 模式占用资源

器件系列	速度等级	器件名称	资源利用	备注
GW2A-18	-7	Registers	10118	Din Width=16, Coeff Width= 8; Dout Width = 31; Taps Size = 128; Input Channel = 3; TDM = 4;
		LUT	5537	
		ALU	1486	
		DSP	32	
		BSRAM	1	
		SRAM	128	

表 3-2 FIR Symmetry 模式占用资源

器件系列	速度等级	器件名称	资源利用	备注
GW2A-18	-7	Registers	8885	Din Width=16, Coeff Width= 8; Dout Width = 31; Taps Size = 128; Input Channel = 3; TDM = 4;
		LUT	4760	
		ALU	1055	
		DSP	16	
		BSRAM	1	
		SRAM	64	

表 3-3 FIR Polyphase Decimator 模式占用资源

器件系列	速度等级	器件名称	资源利用	备注
GW2A-18	-7	Registers	9281	Din Width=16, Coeff Width= 8; Dout Width = 31; TapsSize = 128; Input Channel = 3; TDM = 4; Factor = 2
		LUT	5207	
		ALU	792	
		DSP	16	
		BSRAM	1	
		SRAM	72	

表 3-4 FIR Polyphase Interpolator 模式占用资源

器件系列	速度等级	器件名称	资源利用	备注
GW2A-18	-7	Registers	5322	Din Width=16, Coeff Width= 8; Dout Width = 31; TapsSize = 128; Input Channel = 3; TDM = 4;
		LUT	2819	
		ALU	737	
		DSP	16	
		BSRAM	1	


器件系列	速度等级	器件名称	资源利用	备注
		SRAM	64	Factor = 2

4 端口描述

Gowin Advanced FIR Filter IP 端口

Gowin Advanced FIR Filter IP 的 IO 端口如图 4-1 所示。

图 4-1 Gowin Advanced FIR Filter IP 端口图



有关 Gowin Advanced FIR Filter 的 IO 端口详情，如表 4-1 所示。

表 4-1 Gowin Advanced FIR Filter 的 IO 端口列表

信号	方向	默认位宽	描述
clk	I	1	时钟信号
rstn	I	1	复位信号（低电平有效）
fir_valid_i	I	1	数据输入有效信号
fir_sync_i	I	1	数据通道同步信号，为第一个通道有效。
fir_data_i	I	16	输入数据

信号	方向	默认位宽	描述
fir_rfi_o	O	1	准备输入信号
fir_valid_o	O	1	数据输出有效信号
fir_sync_o	O	1	数据通道同步信号，为第一个通道有效。
fir_data_o	O	31	输出数据，其中最大值为 (Data Width + Coeff Width) - 1。


5 时序说明

本节旨在介绍 Gowin Advanced FIR Filter IP 的时序情况。

Gowin Advanced FIR Filter IP 时序

图 5-1 是 Gowin Advanced FIR Filter IP 的数据输入状态时序图。


图 5-1 Advanced FIR Filter IP 的通道数为 3，时分复用为 3 的数据输入时序图



1. 等待信号（`fir_rfi_o`）拉高后，进行有效输入数据。可以连续输入数据，也可间隔周期进行数据输入。
2. 当信号（`fir_valid_i`）为高电平，输入数据有效。
3. 当信号（`fir_sync_i`）为高电平，说明此为第一通道数据。之后依次输入相应通道的数据。若输入只有一个通道数据，信号（`fir_sync_i`）随信号（`fir_valid_i`）拉高而拉高。
4. 当完成最后一个通道数据输入，信号（`fir_rfi_o`）会被拉低。之后等待下一次拉高后进行有效数据输入。

图 5-2 是数据输出时序图。

图 5-2 Advanced FIR Filter IP 的通道数为 3，时分复用为 3 的数据输出时序图



1. 当信号 (**fir_valid_o**) 拉高, 说明数据输出有效。
2. 当信号 (**fir_sync_o**) 拉高, 说明为第一通道有效数据。之后依次为第 2 通道, 第 3 通道...等通道数据输出。
3. 每通道数据间会有 **NUM_TDM** (时分复用次数) 个的时间周期间隔。


6 IP 调用及配置

在高云半导体云源®软件界面菜单栏 Tools 下,可启动 IP Core Generator 工具,完成调用并配置 Advanced FIR Filter。

1. 打开 IP Core Generator

用户建立工程后,点击“IP Core Generator”按钮,就可打开 Gowin 的 IP 核产生工具,如图 6-1 所示。


图 6-1 IP Core Generator 界面



2. 打开 IP 核 Advanced FIR Filter

双击“Math > Advanced FIR Filter”,打开 Gowin Advanced FIR Filter IP 核的界面,如图 6-2 所示。

图 6-2 Advanced FIR Filter IP 界面



3. 初始化系数文件说明

Gowin Advanced FIR Filter IP 支持系数初始化功能。在调用 Gowin Advanced FIR Filter IP 时，必须指定初始化系数文件。若滤波器形式如下：

$$y[n] = h_0x[n] + h_1x[n-1] + \dots + h_{N-1}x[n-N+1]$$

$$= \sum_{i=0}^{N-1} h_i \cdot x[n-i]$$

则系数文件中，数据的摆放位置应为：

h₀
h₁
h₂
...
h_{N-1}

其中，数据都为十进制纯文本数据。初始化系数的大小应在所选择的系

数位宽范围内，初始化的个数与 FIR 抽头数保持一致，否则 GUI 界面会提醒数据错误。

如果为多通道的配置，系数文件中数据的摆放位置应为：

通道 0 的数据 0 (Coeff₀₀)

通道 0 的数据 1 (Coeff₀₁)

...

通道 0 的数据 N-1(Coeff_{0 N-1})

...

通道 1 的数据 0 (Coeff₁₀)

通道 1 的数据 1 (Coeff₁₁)

...

通道 1 的数据 N-1(Coeff_{1 N-1})

...

通道 M-1 的数据 0 (Coeff_{M-1 0})

通道 M-1 的数据 1 (Coeff_{M-1 1})

...

通道 M-1 的数据 N-1(Coeff_{M-1 N-1})

FIR 系数数据格式转换，可参考以下 MATLAB 例子产生。

图 6-3 MATLAB 示例

```

%% Initial
% First channel FIR Setting
N = 64;                % 64 order
fs0 = 16e3;           % 16KHz Frequency
fpass0 = 8e3;         % 8KHz Passband
wn_fpass0 = fpass0 / fs0;

% Second channel FIR Setting
fs1 = 48e3;           % 48KHz Frequency
fpass1 = 20e3;        % 20KHz Passband
wn_fpass1 = fpass1 / fs1;

% Generate lowpass FIR coeff
coeff0 = fir1(N-1, wn_fpass0, 'low');
coeff1 = fir1(N-1, wn_fpass1, 'low');

% Convert to fixed point
Coeff_Width = 18;     % 1 signed bit, 17 fraction bit
Scaled_Width = Coeff_Width - 1;
coeff0_fi = round(coeff0*2^Scaled_Width);
coeff1_fi = round(coeff1*2^Scaled_Width);

% Save file
file_name = './coeff.dat';
fid = fopen(file_name, 'w');
fprintf(fid, '%d\n', [coeff0_fi, coeff1_fi]);
fclose(fid);

```

7 参考设计


本节主要介绍 Gowin Advanced FIR Filter IP 的参考设计实例的搭建及其使用方法。Gowin Advanced FIR Filter IP 的设计实例只有一个模块，详细信息见 Gowin Advanced FIR Filter IP 的 [reference design](#)。

设计实例应用

参考设计基本结构框图如图 7-1 所示。在设计实例中，其运行步骤如下所示：

1. 通过 input_gen_sim 模块，产生输入数据给 Advanced FIR Filter 模块。
2. 经过 IP 处理后，得到的数据输出。

图 7-1 参考设计结构框图



利用该设计实例能够快速验证 IP 的功能。当该参考设计应用于板级测试时，用户需为参考设计提供合适的激励，信号的观测可配合在线逻辑分析仪或示波器进行。

