




Gowin NPU IP

用户指南

IPUG800-1.0, 2022-08-17

版权所有 © 2022 广东高云半导体科技股份有限公司

GOWIN高云、、云源、Gowin 以及高云均为广东高云半导体科技股份有限公司注册商标，本手册中提到的其他任何商标，其所有权利属其所有者所有。未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其它方式授予任何知识产权许可。除高云半导体在其产品的销售条款和条件中声明的责任之外，高云半导体概不承担任何法律或非法律责任。高云半导体对高云半导体产品的销售和 / 或使用不作任何明示或暗示的担保，包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等，均不作担保。高云半导体对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任，高云半导体保留修改文档中任何内容的权利，恕不另行通知。高云半导体不承诺对这些文档进行适时的更新。

版本信息

日期	版本	说明
2022/08/17	1.0	初始版本。

目录

目录	i
图目录	iii
表目录	iv
1 关于本手册	1
1.1 手册内容	1
1.2 适用产品	1
1.3 相关文档	1
1.4 术语、缩略语	1
1.5 技术支持与反馈	2
2 概述	3
2.1 概述	3
2.2 主要特征	3
3 功能描述	4
3.1 整体结构	4
3.2 主要功能	4
3.2.1 AHB 桥接单元	4
3.2.2 加速器单元	5
3.2.3 PSRAM 控制器单元	5
3.2.4 SPI Flash 控制器单元	5
4 端口列表	6
5 界面配置	8
6 参考设计	9
6.1 整体结构	9
6.2 开发套件	10

6.2.1 系统环境.....	10
6.2.2 开发板	10
6.2.3 开发软件.....	10
6.3 验证方法.....	10
7 文件交付	12
7.1 文档.....	12
7.2 参考设计.....	12

图目录

图 3-1 NPU 整体结构	4
图 5-1 Gowin NPU IP 界面配置.....	8
图 6-1 参考设计整体结构.....	9

表目录

表 1-1 术语、缩略语	1
表 4-1 Gowin NPU IP 端口列表.....	6
表 7-1 文档列表	12
表 7-2 硬件参考设计文件夹内容列表.....	12

1 关于本手册

1.1 手册内容

Gowin® NPU IP 用户指南主要包括功能描述、端口列表、界面配置、参考设计和文件交付等，旨在帮助用户快速了解 Gowin NPU IP 的特性及使用方法。

1.2 适用产品

本手册中描述的信息适用于以下产品：GW2AR-18C QFN88P

1.3 相关文档

通过登录高云®半导体网站 www.gowinsemi.com 可以下载、查看以下相关文档：

- [DS226, GW2AR 系列 FPGA 产品数据手册](#)
- [SUG100, Gowin 云源软件用户指南](#)
- [SUG549, GOWIN MCU Designer 用户指南](#)

1.4 术语、缩略语

本手册中出现的相关术语、缩略语及相关释义，如表 1-1 所示。

表 1-1 术语、缩略语

术语、缩略语	全称	含义
NPU	Neural-network Processing Unit	神经网络处理单元
AI	Artificial Intelligence	人工智能
PSRAM	Pseudo Static Random Access Memory	伪静态随机存储器
SPI	Serial Peripheral Interface	串行外设接口
AHB	Advanced High Performance Bus	先进高性能总线
MJB	Magic Jelly Bean	魔幻糖豆

术语、缩略语	全称	含义
FPGA	Field Programmable Gate Array	现场可编程门阵列
MCU	Microcontroller Unit	微控制器单元
IP	Intellectual Property	知识产权
DVI	Digital Visual Interface	数字视频接口
PC	Personal Computer	个人电脑

1.5 技术支持与反馈

高云半导体提供全方位技术支持，在使用过程中如有任何疑问或建议，可直接与公司联系：

网址：www.gowinsemi.com

E-mail：support@gowinsemi.com

Tel: +86 755 8262 0391

2 概述

2.1 概述

Gowin NPU IP，嵌入式神经网络处理单元，用于并行加速计算机器学习算法，包括 AHB 桥接单元、加速器单元、PSRAM 控制器单元和 SPI Flash 控制器单元。

AHB 桥接单元，与 MCU 通过 AHB 总线桥接，用于实现 NPU 与 MCU 协同作业。

加速器单元，调用机器学习算法，并行加速计算 AI 模型。加速器单元支持的机器学习算法，包括深度卷积算法（DepthwiseConv2D）、二维卷积算法（Conv2D）、最大池化算法（MaxPool2D）和平均池化算法（AveragePool2D）等。

PSRAM 控制器单元，辅助加速器单元存储中间临时计算数据。当加速器单元计算每一层 AI 模型时，PSRAM 输入模型上一层的数据，当前层计算完成后，将当前层的计算结果数据输出到下一层。

SPI Flash 控制器单元，辅助加速器单元存储 AI 模型的权重（Weight）数据和偏置（Bias）数据。当加速器单元计算每一层 AI 模型时，从 SPI Flash 读取模型当前层的权重数据和偏置数据，用于计算模型当前层的机器学习算法。

2.2 主要特征

Gowin NPU IP 特性包括：


- 支持 AHB 桥接，与 MCU 协同作业
- 调用机器学习算法并行加速计算 AI 模型
- 内置 PSRAM 控制器单元
- 内置 SPI Flash 控制器单元

3 功能描述

3.1 整体结构

Gowin NPU IP 包括 AHB 桥接单元、加速器单元、PSRAM 控制器单元和 SPI Flash 控制器单元，如图 3-1 所示。

图 3-1 NPU 整体结构



3.2 主要功能

3.2.1 AHB 桥接单元

前端输入接口单元，与 MCU 桥接。

解析一个 AI 模型后，提取模型的参数数据、权重数据和偏置数据。MCU 控制参数数据和目标数据（例如，图像数据），通过 NPU 的 AHB 桥接单元输入到 NPU 的加速器单元，用于计算模型每一层的机器学习算法。

3.2.2 加速器单元

调用机器学习算法，并行加速计算 AI 模型的每一层。例如，AI 模型的某一层是深度卷积层，则加速器单元调用深度卷积算法计算此深度卷积层。加速器单元，包括深度卷积算法（DepthwiseConv2D）、二维卷积算法（Conv2D）、最大池化算法（MaxPool2D）和平均池化算法（AveragePool2D）等。

3.2.3 PSRAM 控制器单元

当加速器单元计算 AI 模型某一层时，PSRAM 控制器单元控制模型上一层的计算输出数据，输入到模型当前层，作为模型当前层的输入数据。模型当前层计算结束后，计算结果数据输出到模型下一层，作为计算模型下一层的输入数据。

3.2.4 SPI Flash 控制器单元

SPI Flash 控制器单元，在加速器单元计算 AI 模型的某一层时，控制从 SPI Flash 读取模型当前层的权重数据和偏置数据，用于计算当前层的机器学习算法。

4 端口列表

Gowin NPU IP 的端口列表，如表 4-1 所示。

表 4-1 Gowin NPU IP 端口列表


序号	信号名称	信号位宽	信号方向	描述
1	pri_fclk	1	input	PSRAM 快速时钟信号
2	pri_fclk90	1	input	pri_fclk 的 90 度相位时钟
3	O_psram_ck	[1:0]	output	提供给 PSRAM 的时钟信号
4	O_psram_ck_n	[1:0]	output	与 O_psram_ck 组成差分信号
5	IO_psram_rwds	[1:0]	inout	PSRAM 数据选通信号及掩码信号
6	IO_psram_dq	[15:0]	inout	PSRAM 数据
7	O_psram_reset_n	[1:0]	output	PSRAM 复位，低电平有效
8	O_psram_cs_n	[1:0]	output	PSRAM 片选
9	spi_io	[3:0]	inout	SPI Flash 输入数据、输出数据、复位、参考时钟
10	spi_clk	1	output	SPI Flash 时钟信号
11	spi_cs_n	1	output	SPI Flash 片选信号
12	HCLK	1	input	AHB 总线工作时钟信号
13	HRESETn	1	input	AHB 总线复位，低电平有效
14	HSELS	1	input	AHB 总线从设备选择信号
15	HADDRS	[11:0]	input	AHB 总线地址
16	HTRANS	[1:0]	input	AHB 总线传输类型
17	HSIZES	[2:0]	input	AHB 总线传输大小
18	HWRITES	1	input	AHB 总线读写信号，1 表示写，0 表示读
19	HREADY	1	input	AHB 总线主设备 ready 信号
20	HWDATAS	[31:0]	input	AHB 总线写数据
21	HREADYOUTS	1	output	AHB 总线从设备 ready 信号
22	HRESPS	1	output	AHB 总线传输响应

序号	信号名称	信号位宽	信号方向	描述
23	HRDATAS	[31:0]	output	AHB 总线读数据

5 界面配置

用户可以通过高云云源®软件教育版本的 IP Core Generator 工具，调用和产生 Gowin NPU IP。Gowin NPU IP 界面配置，如图 5-1 所示。单击“OK”，产生 Gowin NPU IP。

图 5-1 Gowin NPU IP 界面配置




6 参考设计

6.1 整体结构

为方便用户快速熟悉并使用 Gowin NPU IP，提供一个参考设计，实现人物目标检测与识别。参考设计整体结构，如图 6-1 所示。

图 6-1 参考设计整体结构



在参考设计中，包括如下子系统结构：

前端输入子系统（Input），Camera 采集图像数据，原始图像数据经过图像缩减（Down Scaler）处理为 96x96 的图像数据，通过 MCU（AHB Bus）输入 NPU，作为 NPU 的数据输入。

MCU 子系统，与 NPU 协同作业，控制图像数据、AI 模型参数数据、AI 模型中间运算数据、权重数据和偏置数据等数据流，与 NPU 交互。

NPU 子系统，调用机器学习算法，并行加速计算 AI 模型。

后端输出子系统（Output），比较 NPU 最终计算结果，如果 person 的分数大于 no person 的分数，则文本叠加（Text Overlay）输出文本“Person”。数字视频接口（DVI TX），将文本“Person”和图像显示输出到显示器演示。

6.2 开发套件

6.2.1 系统环境

- Window 7/10 (32 bits/64 bits)
- macOS 11.2.3

6.2.2 开发板

MJB V1.2 Board: GW2AR-LV18QN88PC8/I7

6.2.3 开发软件

- FPGA 软件: Gowin_V1.9.8.07 Education
- MCU 软件: GMD_V1.1
- AI 软件: MJB_V1.0.0

6.3 验证方法

- Step 1: NPU 硬件参考设计（或用户使用高云云源软件教育版本的 IP Core Generator 产生 NPU，加插用户设计）综合、布局布线后，产生 fs 文件和 posp 文件。
- Step 2: 如果用户 PC 机没有安装 MJB 软件，请联系高云获取 Windows 或 Macos MJB 软件，根据用户 PC 机系统选择安装 MJB 软件。
- Step 3: 复制 Step 1 产生的 fs 文件和 posp 文件到 MJB 软件已安装路径下（本例：`USER_PATH\MJB\MJB_V1.0.0\data\projects\mjb_std_board\person_detection\data\fpga\`）。
- Step 4: 打开 MJB 软件，新建“MJB STD Board > Person Detection > Camera”类型的 MJB 工程。
- Step 5: 通过下载线，连接 PC 机和 MJB V1.2 Board。
- Step 6: 通过 HDMI 连接线，连接 MJB V1.2 Board 和显示器。
- Step 7: 运行 MJB 工程，板测验证。

注！

Step 2 ~ Step 7, 请参考 [MUG100, MJB 软件用户指南](#)。

7 文件交付

Gowin NPU IP 交付文件，主要包含文档和参考设计。

7.1 文档

高云网站下载或在线查看用户指南 PDF 文档。

表 7-1 文档列表

名称	描述
IPUG800, Gowin NPU IP 用户指南	高云 NPU IP 用户手册，即本手册。
RN800, Gowin NPU IP 发布说明	高云 NPU IP 发布说明

7.2 参考设计

NPU_RefDesign_V1.0\RefDesign 文件夹包含 Gowin NPU IP 的 FPGA RTL 硬件参考设计工程和 MCU C 软件参考设计工程。

- FPGA_RefDesign: FPGA RTL 硬件参考设计工程
- MCU_RefDesign: MCU C 软件参考设计工程

FPGA RTL 硬件参考设计文件夹内容列表，如表 7-2 所示。

表 7-2 硬件参考设计文件夹内容列表

名称	描述
mjb_npu.v	参考设计的顶层 module
colorbar_generator.v	彩条信号发生器 module
DVI_out.v	数字视频接口输出 module
text_overlay.v	文本叠加 module
downscaler.v	图像缩减 module
mjb_npu.cst	NPU 工程物理约束文件
gowin_empu_m1	Gowin_EMPU_M1 工程文件夹

名称	描述
npu	NPU IP 工程文件夹
gowin_rpll	rPLL 工程文件夹

