

Gowin FOC Current Loop Control IP **发布说明**

RN942-1.0, 2020-07-02

版权所有 © 2020 广东高云半导体科技股份有限公司

未经本公司书面许可,任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部,并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可,并未以明示或暗示,或以禁止发言或其它方式授予任何知识产权许可。除高云半导体在其产品的销售条款和条件中声明的责任之外,高云半导体概不承担任何法律或非法律责任。高云半导体对高云半导体产品的销售和/或使用不作任何明示或暗示的担保,包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等,均不作担保。高云半导体对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任,高云半导体保留修改文档中任何内容的权利,恕不另行通知。高云半导体不承诺对这些文档进行适时的更新。

版本信息

日期	版本	说明
2020/07/02	1.0	初始版本。

i

景目

目录	i
关于本手册	1
概述	2
文档	3
IP 支持	4

关于本手册

本次发布 Gowin FOC Current Loop Control IP 用户指南。

Gowin FOC Current Loop Control IP 的用户指南及参考设计可在高云官网下载,其中,参考设计已配置一例特定参数,可用于仿真以及综合、布局布线后下载测试。

RN942-1.0 1(4)

概述

Gowin FOC Current Loop Control IP 主要是实现 FOC 的电流环设计,通过电流环的设计实现对电机的控制。IP 具有四种模式的选择,方便不同需求的设计。

表 1 Gowin FOC Current Loop Control IP 概览

Gowin FOC Current Loop Control IP			
芯片支持	GW1N 系列 FPGA 产品: GW1N-4、GW1N-4B、GW1N-9、GW1N-9C;GW1NR 系列 FPGA 产品: GW1NR-4、GW1NR-4B、GW1NR-9、GW1NR-9C;GW2A 系列 FPGA 产品;GW2AR 系列 FPGA 产品。		
交付文件			
设计文件	Verilog (encrypted)		
参考设计	Verilog		
TestBench	Verilog		
测试设计流程			
综合软件	Synplify_Pro		
应用软件	Gowin Software		

RN942-1.0 2(4)

文档

本次软件发布文档包含 Gowin FOC Current Loop Control IP 使用手册 文档列表如下:

表 2 文档列表

文档	使用
IPUG942, Gowin FOC Current Loop Control 用户指南.pdf	PDF
RN942, Gowin FOC Current Loop Control 发布说明.pdf	PDF

RN942-1.0 3(4)

IP 支持

因用户设计及最高频率要求各异,故参考设计未带与之相关的 FPGA 特定位置(.cst)与时序约束(.sdc)等文档,用户可按需自行确定。

如需定制化的 IP 设计与支持,请联系高云销售与支持热线。

官网: www.gowinsemi.com.cn

电邮: <u>support@gowinsemi.com</u>

电话: +86-755-8262-0391

RN942-1.0 4(4)

