

# Gowin IP 核产生工具 用户指南

SUG284-1.9, 2019-11-28

#### 版权所有<sup>©</sup>2019 广东高云半导体科技股份有限公司

未经本公司书面许可,任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部,并不得以任何形式传播。

#### 免责声明

本文档并未授予任何知识产权的许可,并未以明示或暗示,或以禁止发言或其它方式授予任何知识产权许可。除高云半导体在其产品的销售条款和条件中声明的责任之外,高云半导体概不承担任何法律或非法律责任。高云半导体对高云半导体产品的销售和/或使用不作任何明示或暗示的担保,包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等,均不作担保。高云半导体对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任,高云半导体保留修改文档中任何内容的权利,恕不另行通知。高云半导体不承诺对这些文档进行适时的更新。

### 版本信息

日期	版本	说明	
2017/03/07	1.0	初始版本。	
2018/01/30	1.2	<ul> <li>支持 GW1NR-4、GW1N-6、GW1N-9、GW1NR-9;</li> <li>更新了 BSRAM 部分;</li> <li>更新了 DSP 部分;</li> <li>更新了 PLL;</li> <li>更新了 User Flash。</li> </ul>	
2018/08/25	1.3	● 支持 GW1N-2B、GW1N-4B、GW1N-6ES、GW1N-9ES、GW1NR-4B、GW1NR-9ES、GW1NS-2、GW1NS-2C; ● 新增 IP DDR3、DDR3 PHY; ● 更新 PLL; ● 更新 OSC; ● 更新 User Flash; ● 优化界面显示; ● 新增 IP CORDIC、Complex Multiplier、DIVIDER	
2018/10/26	1.4	● 支持 GW1NZ-1、GW1NSR-2C; ● 新增 I3C、SPMI 硬核。	
2018/11/15	1.5	● 支持 GW1NSR-2; ● 删除 GW1N-6ES、GW1NS-9ES、GW1NR-9ES。	
2019/02/12	1.6	● 新增 IP RiscV N25、CAN; ● 更新 PSRAM、DDRx、MIPI。	
2019/02/25	1.7	<ul> <li>新增 IP Basic FIR Filter、FD Adaptive Filter、Integer Multiply Divider、NLMS Adaptive Filter、XCORR、Triple Speed Ethernet MAC;</li> <li>优化界面显示(删除界面 Add to Current Project 选项)。</li> <li>支持 GW1N-1S</li> <li>新增 IP PSRAM Memory Interface 2CH、Advanced FIR Filter、Gowin_EMPU_M1、HyperRAM Memory Interface</li> <li>新增 Hard module 部分 Shadow Memory,包括RAM16S、RAM16SDP、ROM16</li> <li>更新 IP MIPI、DDR、DDR2、DDR3、GOWIN_EMPU</li> <li>支持 GW1NS-4、GW1NRF-4B、GW1NSE-2C、GW1NSER-4C、GW1NSR-4、GW1NSR-4C;</li> <li>支持综合工具选择 Synplify Pro 或 GowinSynthesis;</li> <li>Soft IP Core 部分调整分类;</li> <li>Hard Module 部分新增 BandGap、rPLL、PLLVR、DPB、DPBX9、SDPB、SDPBX9、rSDP、rSDPX9、rROM、rROMX9、pROM、pROMX9;</li> <li>对建议优先使用的原语添加引导备注。</li> </ul>	
2019/05/17	1.8		
2019/11/28	1.9		

# 目录

目	录	i
图	目录	iii
表	音录	ix
	关于本手册	
•		
	1.1 手册内容	
	1.2 适用产品	1
	1.3 相关文档	1
	1.4 术语、缩略语	2
	1.5 技术支持与反馈	2
2	简介	3
	使用	
J		
	3.1 Block Memory	8
	3.1.1 SP	8
	3.1.2 DP	13
	3.1.3 DPB	19
	3.1.4 SDP	25
	3.1.5 SDPB	30
	3.1.6 rSDP	36
	3.1.7 ROM	42
	3.1.8 pROM	47
	3.1.9 rROM	52
	3.2 DSP	57
	3.2.1 ALU54	57
	3.2.2 MULT	64
	3.2.3 MULTADDALU	69
	3.2.4 MULTALU	74
	3.2.5 PADD	80
	3.3 CLOCK	86
	3.3.1 PLL	86

3.3.2 rPLL	97
3.3.3 PLLVR	100
3.3.4 DLL	107
3.3.5 OSC	112
3.4 User Flash	116
3.5 I3C	121
3.6 SPMI	129
3.7 Shadow Memory	136
3.7.1 RAM16S	
3.7.2 RAM16SDP	142
3.7.3 ROM16	147
3.8 BandGap	152

# 图目录

图 3-1 IP Core Generator 界面	4
图 3-2 Select Device 窗口	6
图 3-3 IP Customization 窗口	7
图 3-4 ipc 文件的 IP Customization 窗口	7
图 3-5 SP 的信息概要	8
图 3-6 SP 的 IP Customization 窗口结构	9
图 3-7 Language 下拉列表框	9
图 3-8 Module 名与原语名称一致时报 Error	10
图 3-9 Help 信息	. 11
图 3-10 配置的 IP Customization	.12
图 3-11 例化 SP 设计文件	. 12
图 3-12 用户例化该 IP 设计文件的模板文件	. 13
图 3-13 SP IP Customization 设置	. 13
图 3-14 DP 的信息概要	.14
图 3-15 DP 的 IP Customization 窗口结构	15
图 3-16 DP 配置 Error 提示	16
图 3-17 Help 信息	16
图 3-18 配置的 IP Customization	. 17
图 3-19 例化 DP 设计文件	. 18
图 3-20 用户例化该 IP 设计文件的模板文件	. 18
图 3-21 DP IP Customization 设置	. 19
图 3-22 DPB 的信息概要	20
图 3-23 DPB 的 IP Customization 窗口结构	20
图 3-24 Help 信息	21
图 3-25 配置的 IP Customization	22
图 3-26 例化 DPB 设计文件	23
图 3-27 用户例化该 IP 设计文件的模板文件	24
图 3-28 DPB IP Customization 设置	24
图 3-29 SDP 信息概要	. 25

SUG284-1.9

图 3-30 SDP 的 IP Customization 窗口结构	26
图 3-31 SDP 配置 Error 信息	27
图 3-32 Help 信息	27
图 3-33 配置的 IP Customization	28
图 3-34 例化 SDP 设计文件	29
图 3-35 用户例化该 IP 设计文件的模板文件	29
图 3-36 SDP 的 IP Customization 设置	30
图 3-37 SDPB 的信息概要	31
图 3-38 SDPB 的 IP Customization 窗口结构	32
图 3-39 Help 信息	33
图 3-40 配置的 IP Customization	34
图 3-41 例化 SDPB 设计文件	35
图 3-42 用户例化该 IP 设计文件的模板文件	35
图 3-43 SDPB 的 IP Customization 设置	36
图 3-44 rSDP 的信息概要	37
图 3-45 rSDP 的 IP Customization 窗口结构	38
图 3-46 Help 信息	39
图 3-47 配置的 IP Customization	40
图 3-48 例化 rSDP 设计文件	41
图 3-49 用户例化该 IP 设计文件的模板文件	41
图 3-50 rSDP 的 IP Customization 设置	42
图 3-51 ROM 的信息概要	43
图 3-52 ROM 的 IP Customization 窗口结构	43
图 3-53 Help 信息	44
图 3-54 配置的 IP Customization	45
图 3-55 例化 ROM 设计文件	46
图 3-56 用户例化 IP 设计文件的模板文件	46
图 3-57 ROM 的 IP Customization 设置	
图 3-58 pROM 的信息概要	48
图 3-59 pROM 的 IP Customization 窗口结构	48
图 3-60 Help 信息	49
图 3-61 配置的 IP Customization	50
图 3-62 例化 pROM 设计文件	51
图 3-63 用户例化 IP 设计文件的模板文件	51
图 3-64 pROM 的 IP Customization 设置	
图 3-65 rROM 的信息概要	53
图 3-66 rROM 的 IP Customization 窗口结构	53

图 3-67 Help 信息	54
图 3-68 配置的 IP Customization	55
图 3-69 例化 rROM 设计文件	56
图 3-70 用户例化 IP 设计文件的模板文件	56
图 3-71 rROM 的 IP Customization 设置	57
图 3-72 ALU54 的信息概要	58
图 3-73 ALU54 的 IP Customization 窗口结构	59
图 3-74 DSP 部分界面变灰	60
图 3-75 Help 信息	61
图 3-76 配置的 IP Customization	62
图 3-77 例化 ALU54 设计文件	63
图 3-78 用户例化该 IP 设计文件的模板文件	63
图 3-79 ALU54 IP Customization 设置	64
图 3-80 MULT 的信息概要	65
图 3-81 MULT 的 IP Customization 窗口结构	65
图 3-82 Help 信息	66
图 3-83 配置的 IP Customization	67
图 3-84 例化 MULT 设计文件	68
图 3-85 用户例化该 IP 设计文件的模板文件	68
图 3-86 MULT IP Customization 设置	69
图 3-87 MULTADDALU 的信息概要	69
图 3-88 MULTADDALU 的 IP Customization 窗口结构	
图 3-89 Help 信息	71
图 3-90 配置的 IP Customization	72
图 3-91 例化 MULTADDALU 设计文件	73
图 3-92 用户例化该 IP 设计文件的模板文件	73
图 3-93 MULTADDALU IP Customization 设置	74
图 3-94 MULTALU 的信息概要	
图 3-95 MULTALU 的 IP Customization 窗口结构	
图 3-96 Help 信息	77
图 3-97 配置的 IP Customization	78
图 3-98 例化 MULTALU 设计文件	79
图 3-99 用户例化该 IP 设计文件的模板文件	79
图 3-100 MULTALU IP Customization 设置	
图 3-101 PADD 信息概要	
图 3-102 PADD 的 IP Customization 窗口结构	
图 3-103 Help 信息	83

图 3-104 配置的 IP Customization	84
图 3-105 例化 PADD 设计文件	85
图 3-106 用户例化该 IP 设计文件的模板文件	85
图 3-107 PADD IP Customization 设置	86
图 3-108 PLL 的信息概要	87
图 3-109 PLL 的 IP Customization 窗口结构	88
图 3-110 CLKIN/CLKFB Divide Factor 配置不合理的 error 窗口	90
图 3-111 CLKIN Divide Factor 配置不合理的 error 窗口	91
图 3-112 CLKOUTD 分频参数配置不合理的 Error 窗口	91
图 3-113 CLKOUT 期望频率与计算频率不等的 Error 窗口	91
图 3-114 CLKOUTD 期望频率与计算频率不等的 Error 窗口	91
图 3-115 VCO 参数配置不合理的 error 窗口	92
图 3-116 参数配置合理的 info 窗口	92
图 3-117 Help 信息	93
图 3-118 配置的 IP Customization	95
图 3-119 例化 PLL 设计文件	96
图 3-120 用户例化该 IP 设计文件的模板文件	97
图 3-121 PLL IP Customization 设置	97
图 3-122 rPLL 的信息概要	98
图 3-123 rPLL 的 IP Customization 窗口结构	99
图 3-124 Help 信息	100
图 3-125 PLLVR 的信息概要	101
图 3-126 PLLVR 的 IP Customization 窗口结构	102
图 3-127 Help 信息	103
图 3-128 配置的 IP Customization	105
图 3-129 例化 PLLVR 设计文件	106
图 3-130 用户例化该 IP 设计文件的模板文件	107
图 3-131 PLLVR IP Customization 设置	107
图 3-132 DLL 的信息概要	108
图 3-133 DLL 的 IP Customization 窗口结构	108
图 3-134 Help 信息	109
图 3-135 配置的 IP Customization	110
图 3-136 例化 DLL 设计文件	111
图 3-137 用户例化该 IP 设计文件的模板文件	111
图 3-138 DLL IP Customization 设置	112
图 3-139 OSC 的信息概要	112
图 3-140 OSC 的 IP Customization 窗口结构	113

图	3-141	Help 信息	114
图	3-142	配置的 IP Customization	114
图	3-143	例化 OSC 设计文件	115
图	3-144	用户例化该 IP 设计文件的模板文件	115
图	3-145	OSC IP Customization 设置	116
图	3-146	User Flash 的信息概要	116
图	3-147	User Flash 的 IP Customization 窗口结构	117
图	3-148	Help 信息	118
图	3-149	配置的 IP Customization	119
图	3-150	例化 User Flash 设计文件	120
图	3-151	用户例化该 IP 设计文件的模板文件	120
图	3-152	User Flash IP Customization 设置	121
图	3-153	I3C SDR 的信息概要	121
图	3-154	I3C 的 IP Customization 窗口结构	122
图	3-155	Help 信息	123
图	3-156	配置的 IP Customization	124
图	3-157	例化 I3C 设计文件	125
图	3-158	用户例化该 IP 设计文件的模板文件	128
图	3-159	I3C IP Customization 设置	129
图	3-160	SPMI 的信息概要	130
图	3-161	SPMI 的 IP Customization 窗口结构	130
图	3-162	Help 信息	132
图	3-163	配置的 IP Customization	133
图	3-164	例化 SPMI 设计文件	134
图	3-165	用户例化该 IP 设计文件的模板文件	135
图	3-166	SPMI IP Customization 设置	136
图	3-167	RAM16S 的信息概要	137
		RAM16S 的 IP Customization 窗口结构	
图	3-169	Help 信息	139
图	3-170	配置的 IP Customization	140
图	3-171	例化 RAM16S 设计文件	141
图	3-172	用户例化该 IP 设计文件的模板文件	141
图	3-173	RAM16S IP Customization 设置	142
图	3-174	RAM16SDP 的信息概要	142
		RAM16SDP 的 IP Customization 窗口结构	
图	3-176	Help 信息	144
图	3-177	配置的 IP Customization	145

图 3-178	例化 RAM16SDP 设计文件	146
图 3-179	用户例化该 IP 设计文件的模板文件	146
图 3-180	RAM16SDP 的 IP Customization 设置	147
图 3-181	ROM16 的信息概要	147
图 3-182	ROM16 的 IP Customization 窗口结构	148
图 3-183	Help 信息	149
图 3-184	配置的 IP Customization	150
图 3-185	例化 ROM16 设计文件	151
图 3-186	用户例化 IP 设计文件的模板文件	151
图 3-187	ROM16 的 IP Customization 设置	152
图 3-188	Bandgap 的信息概要	152
图 3-189	BandGap 的 IP Customization 窗口结构	153
图 3-190	Help 信息	153
图 3-191	配置的 IP Customization	154
图 3-192	例化 BandGap 设计文件	154
图 3-193	用户例化该 IP 设计文件的模板文件	155

# 表目录

主 4 4 予注	4字冊欠3五	_
衣 1-1 小岇、		 2

SUG284-1.9 ix

1 关于本手册 1.1 手册内容

# 

### 1.1 手册内容

本手册主要描述高云半导体云源软件(Gowin 云源软件)的 IP 核产生工具(IP Core Generator)的使用,旨在帮助用户快捷实现复杂设计。Gowin 云源软件支持 Linux 和 Windows 系统。有关本手册中的软件界面截图和支持的产品列表等信息,参考的是 Windows 系统的 1.9.3Beta 版本。因软件版本更新,部分信息可能会略有差异,具体以用户软件版本信息为准。

## 1.2 适用产品

本手册中描述的信息适用于以下产品:

- GW1N 系列 FPGA 产品: GW1N-1, GW1N-2, GW1N-2B, GW1N-4, GW1N-4B, GW1N-6, GW1N-9, GW1N-1S
- GW1NR 系列 FPGA 产品: GW1NR-4, GW1NR-4B, GW1NR-9
- GW1NS 系列 FPGA 产品: GW1NS-2, GW1NS-2C, GW1NS-4
- GW2A 系列 FPGA 产品: GW2A-55, GW2A-18
- GW2AR 系列 FPGA 产品: GW2AR-18
- GW1NZ 系列 FPGA 产品: GW1NZ-1
- GW1NSR 系列 FPGA 产品: GW1NSR-2, GW1NSR-2C, GW1NSR-4, GW1NSR-4C
- GW1NRF 系列蓝牙 FPGA 产品: GW1NRF-4B
- GW1NSE 系列安全 FPGA 产品: GW1NSE-2C
- GW1NSER 系列安全 FPGA 产品: GW1NSER-4C

## 1.3 相关文档

通过登录高云半导体网站 <u>www.gowinsemi.com.cn</u>可下载、查看以下相关文档:

- 1. DS100, GW1N 系列 FPGA 产品数据手册
- 2. DS117, GW1NR 系列 FPGA 产品数据手册
- 3. DS821, GW1NS 系列 FPGA 产品数据手册
- 4. DS102, GW2A 系列 FPGA 产品数据手册
- 5. DS226, GW2AR 系列 FPGA 产品数据手册
- 6. DS841, GW1NZ 系列 FPGA 产品数据手册

SUG284-1.9 1(155)

1 关于本手册 1.4 术语、缩略语

- 7. <u>DS861</u>, GW1NSR 系列 FPGA 产品数据手册
- 8. DS891, GW1NRF 系列蓝牙 FPGA 产品数据手册
- 9. DS871, GW1NSE 系列安全 FPGA 产品数据手册
- 10. DS881, GW1NSER 系列安全 FPGA 产品数据手册

## 1.4 术语、缩略语

本手册中出现的相关术语、缩略语及相关释义请参考表 1-1。

表 1-1 术语、缩略语

术语、缩略语	全称	含义
FPGA	Field Programmable Gate Array	现场可编程门阵列
IDE	Integrated Development Environment	集成开发环境
IP Core	Intellectual Property Core	知识产权核
DP/DPX9	Dual Port	双端口存储器
DPB/DPBX9	Dual Port	双端口存储器
SP/SPX9	Single Port	单端口存储器
SDP/SDPX9	Semi-dual Port	半双端口存储器
SDPB/SDPBX9	Semi-dual Port	半双端口存储器
rSDP/rSDPX9	Semi-dual Port	半双端口存储器
ROM/ROMX9	Read Only Memory	只读存储器
rROM/rROMX9	Read Only Memory	只读存储器
pROM/pROMX9	Read Only Memory	只读存储器
PADD	Pre-adder	前加器
MULT	Multiplier	乘法器
PLL	Phase-locked Loop	锁相环
rPLL	Phase-locked Loop	锁相环
PLLVR	Phase-locked Loop	锁相环
DLL	Delay Lock Loop	延迟锁相环
OSC	Oscillator	片内晶振
SPMI	System Power Management Interface	系统电源管理接口

# 1.5 技术支持与反馈

高云半导体提供全方位技术支持,在使用过程中如有任何疑问或建议,可直接与公司联系:

网址: <u>www.gowinsemi.com.cn</u> E-mail: <u>support@gowinsemi.com</u>

Tel: +86 755 8262 0391

SUG284-1.9 2(155)

# 26介

Gowin 云源软件 IP 核产生工具主要用于产生实例化的元件以及 IP,通过工具产生实例化的设计之后,用户可调用该实例化模块实现设计所需的功能,帮助用户快捷实现复杂设计。目前 IP Core Generator 包括原语相关的 Hard Module 部分和参考设计相关的 Soft IP Core 两个组成部分。

SUG284-1.9 3(155)

# **3**使用


通过选择菜单栏 "Tools > IP Core Generator",或工具栏 " ",打 TIP Core Generator 界面,如图 3-1 所示。

该界面主要分为以下两个部分:


- 原语相关的 Hard Module 部分;
- 参考设计相关的 Soft IP Core 部分。
  Hard Module 部分包括 BandGap、CLOCK、DSP、I3C、Memory、SPMI
  和 User Flash 等:

Soft IP Core 部分包括 DSP and Mathematics、Interface and Interconnect、Memory Control、Microprocessor System、Multimedia 等。 本文档主要介绍 Hard Module 模块的使用。

#### 图 3-1 IP Core Generator 界面



SUG284-1.9 4(155)




界面顶端有两个控件,"Target Device" 按钮和 IP Core 配置文件打开按钮 "—"。

Target Device, 配置 Device。选择右侧显示框, 弹出"Select Device"窗口, 如图 3-2 所示。

通过该窗口可修改 Device 信息,修改后的内容显示在 Target Device 的右侧显示框中,双击某高亮显示的 IP,可打开 IP Customization 的对话框,修改后的 Device 信息也会显示在 IP Customization 对话框的 File 配置窗口的"Target Device"显示框中。

SUG284-1.9 5(155)



#### 图 3-2 Select Device 窗口


选定 Deivce 后, IP Core Generator 会根据设定的 Device 自动判断是否支持特定模块。

- 若支持,模块名为高亮,双击可打开"IP Customization"配置窗口,如图 3-3 中所示,用户可通过 IP Customization 配置窗口来配置 IP,配置完成后点击"OK"生成 IP,各 IP 的配置界面将在第三章的各个小节介绍:
- 若不支持,则模块名为灰色,不可用。如图 3-1 中所示, GW1NSR-4 不 支持 "SPMI"。


图标"—",用于打开已配置好的 IP Core 文件,并可根据需要进行编辑。点击图标,弹出"Select IP Config file"对话框,选择 IP Core 配置文件".ipc",弹出如图 3-4 所示的"IP Customization"页面,可对配置重新编辑,其中文件路径不可更改。

SUG284-1.9 6(155)

#### 图 3-3 IP Customization 窗口



### 图 3-4 ipc 文件的 IP Customization 窗口



SUG284-1.9 7(155)


## 3.1 Block Memory

当前,Block Memory (BSRAM) 模块可实现 SP (单端口模式)、SDP (半双端口模式)、rSDP (半双端口模式)、SDPB (半双端口模式)、DP (双端口模式)、pROM (只读模式)和ROM (只读模式)。

#### 3.1.1 SP


SP 为单端口工作模式,可以通过 SP、SPX9 两种高云器件实现。BSRAM 的最大存储容量根据芯片型号的不同而不同。在 IP Core Generator 界面中,单击 SP,界面右侧会显示 SP 的相关信息概要如图 3-5 所示。

#### 图 3-5 SP 的信息概要



在 IP Core Generator 界面中,双击"SP",弹出"IP Customization"窗口,该窗口包括"File"配置框、"Options"配置框、端口配置框图和帮助按钮"Help",如图 3-6 所示。

SUG284-1.9 8(156)



#### 图 3-6 SP的 IP Customization 窗口结构

#### 1. File 配置框


- File 配置框用于配置产生的 SP 实例化文件的相关信息。
- Target Device: 显示已配置的 Device 信息;
- Language: 配置产生的 IP Core 文件的硬件描述语言。选择右侧下 拉列表框,选择目标语言,支持 Verilog 和 VHDL,如图 3-7 所示;
- Module Name: 配置产生的 IP Core 文件的 module name。在右侧文本框可重新编辑模块名称。Module Name 不能与原语名称相同,若相同,则报出 Error,提示"Module name is the same as primitive name!"如图 3-8 所示;
- File Name: 配置产生的 IP Core 文件的文件名。在右侧文本框可重新编辑文件名称;
- Create In: 配置产生的 IP Core 文件的目标路径。可在右侧文本框中 重新编辑目标路径,也可通过文本框右侧选择按钮选择目标路径。

#### 图 3-7 Language 下拉列表框



SUG284-1.9 9(155)

#### 图 3-8 Module 名与原语名称一致时报 Error



#### 2. Options 配置框

Options 配置框用于用户自定义单端口模式存储器的配置信息,Options 配置框如图 3-6 所示。

- Width & Depth: 配置 SP 的地址深度(Address Depth)和数据宽度 (Data Width)。当配置的地址深度和数据宽度无法通过单个模块实现时,IP Core 会实例化多个模块组合实现;
- Byte Enable: 用于配置是否使用字节写使能功能,当 Data Width 大于等于 9 时可勾选;当使用字节写使能功能时配置使能字节的大小,可选用 8 bit 或 9 bit;
- Resource Usage: 计算并显示当前容量配置上占用的 Block Ram、 DFF、LUT、MUX 的资源情况:
- Read/Write Mode: 配置读写模式。
- SP 支持以下模式:
- 两种读模式: Bypass 和 Pipeline;
- 三种写模式: Nomal、Write-Through、Read-before-Write;
- Reset Mode: 配置 SP 的复位模式;
- 支持同步模式 "Synchronous" 和异步模式 "Asynchronous";
- Initialization: 配置 SP 的 INIT 值;
- INIT 值以二进制或十六进制的格式写在初始化文件中,文件可通过 "Memory Initialization File"指定。

#### 注!

"Memory Initialization File"选取的初始化文件可通过手写或者 IDE 菜单栏 "File > New > Memory Initialization File"产生,具体产生方式及初始化文件的格式请参考文档<u>《Gowin</u> <u>云源软件用户指南》。</u>

- 3. 端口配置框图
  - 端口配置框图显示当前 IP Core 的配置结果示例框图,输入输出端口的位宽根据 Options 配置实时更新,如图 3-6 中标注的端口配置框图所示。
  - Options 配置中的地址深度 "Address Depth"配置影响 ad 的位宽,数据位宽 "Data Width"配置影响 din 和 dout 的位宽。
- 4. Help 按钮

单击 "Help",显示 IP Core 的配置信息的页面,如图 3-9 所示。

SUG284-1.9 10(155)

#### 图 3-9 Help 信息

SP

#### Information

Type:	SP
Vendor:	GOWIN Semiconductor
Summary:	B-SRAM can be configured as Single port Block SRAM. In this mode, the design supports different read and write data widths. It can be initialized by a memory initialization file. And also, it supports five working modes including two read modes (bypass and pipeline), and three write modes (normal, write-through, and read-before-write). The byte enable function is supported in this mode.  In SP mode, the primitives SP and SPX9 can be used. The primitives support multiple data widths and address depths(Depth x width): SP16Kx1, 8Kx2, 4Kx4, 2Kx8, 1Kx16, 512x32; SPX92Kx9, 1Kx18, 512x36.

#### Options

Option	Description
Width & Depth	Address Depth - Set the size of the address depth.
	Data Width - Set the size of the data width.
Read/Write Mode	Read Mode - Set whether the read mode is bypass mode or pipeline mode.
	Write Mode - Set the write mode as normal mode, write-through mode or read-before-write mode.
Byte Enable	Byte Enable - Set whether to use byte enable function or not.
	Byte Size - Set whether the byte size is 8bit or 9bit if the byte enable selected.
	Note: Assume that the data width is represented by Width. (1) If Width<=8, byte enable function is invalid; (2) If Width=9, only 8 bit is valid; (3) If Width>9, both 8 bit and 9 bit are valid.
	Calculate - Calculate the resource usage in the design and display results below.
	Block Ram Usage - Display the number of Block Ram used.
Resource Usage	DFF Usage - Display the number of DFF used.
	LUT Usage - Display the number of LUT used.
	MUX Usage - Display the number of MUX used.
Reset Mode	Reset Mode - Set whether the reset mode is synchronous mode or asynchronous mode.
Initialization	Memory Initialization File - Set the memory initialization file (.mi) path.

Help 页面包括当前 IP Core 的概要介绍,以及 Options 各项配置的简要说明。

#### IP 生成文件

如图 3-10 所示, SP 的"IP Customization"窗口完成配置后, 单击"OK", 产生以配置文件"File Name"命名的三个文件:


- 例化高云原语 SP 设计文件 "gowin\_sp.v";
- 用户例化该 IP 设计文件的模板文件 "gowin sp tmp.v";
- 例化原语 SP 的配置文件 "gowin\_sp.ipc"。

#### 注!

如配置中选择的语言是 VHDL,则产生的前两个文件名后缀为.vhd。下述以 verilog 语言为例介绍产生的文件。

SUG284-1.9 11(155)

#### 图 3-10 配置的 IP Customization



#### 例化 SP 设计文件

例化 SP 设计文件为完整的 verilog 模块,模块中根据"IP Customization"中的 SP 配置,产生实例化的 SP,如图 3-11 所示。

#### 图 3-11 例化 SP 设计文件

SUG284-1.9 12(155)

#### 用户例化该 IP 设计文件的模板文件

IP Core Generator 工具考虑用户的实际应用,在产生例化 SP 设计文件的同时,亦提供用户例化该 IP 设计文件的模板文件,如图 3-12 所示。

#### 图 3-12 用户例化该 IP 设计文件的模板文件


```
Gowin_SP your_instance_name(
    .dout(dout_o), //output [0:0] dout
    .clk(clk_i), //input clk
    .oce(oce_i), //input oce
    .ce(ce_i), //input ce
    .reset(reset_i), //input reset
    .wre(wre_i), //input wre
    .ad(ad_i), //input [0:0] ad
    .din(din_i) //input [0:0] din
);
```

#### IP Core Generator 生成 SP 示例

如用户需产生 4096X4、Bypass 读模式、Normal 写模式、同步复位模式下的 SP IP,以 device 选择 GW1N-LV4LQ144C6/I5 为例,界面配置如图 3-13 所示,可根据用户需要在 Initialization 窗口配置初始化文件,单击"OK",产生用户所需的 SP IP 设计文件。

产生的 SP IP 设计文件所在目录即为配置界面中"Create In"设置路径。

#### 图 3-13 SP IP Customization 设置




#### 3.1.2 DP

DP 是双端口工作模式,可通过 DP、DPX9 两种高云器件实现, BSRAM

SUG284-1.9 13(155)

的最大存储容量根据芯片型号的不同而不同。在 IP Core Generator 界面中,单击"DP",界面右侧会显示 DP 的相关信息概要,如图 3-14 所示。

#### 图 3-14 DP 的信息概要



在 IP Core Generator 界面中,双击"DP",弹出 DP 的"IP Customization" 窗口。该窗口包括"File"配置框、"Options"配置框、端口配置框图和帮助按钮 "Help",如图 3-15 所示。

SUG284-1.9 14(155)

#### 💲 IP Customization ? X DP Target Device: GW1N-LV4LQ144C6/I5 File配置框 Language: Verilog Create In: D:\IDE test\fpga project\src\gowin dp Module Name: Gowin\_DF File Name: gowin\_dp Port A Port B dina[0:0] dinb[0:0] Address Depth: 2 Address Depth: 2 \* douta[0:0] doutb[0:0] \* Data Width: -Data Width: • Read Mode: Read Mode: adb[0:0] Write Mode: Write Mode: dkb Options配置框 oceb Resources Usage -DFF Usage: 0 Calculate Block Ram Usage: 1 LUT Usage: 0 MUX Usage: O wreb Reset Mode: Synchronous Asynchronous 端口配置框 Port A Port B Dimension Match: Help按钮 OK Cancel Help

#### 图 3-15 DP 的 IP Customization 窗口结构

#### 1. File 配置框

File 配置框用于配置产生 DP 实例化文件的相关信息,如图 3-15 中标注的 File 配置框所示。

DP 的 File 配置框的使用和 SP 模块类似, 具体请参考 <u>3.1</u>Block Memory > 3.1.1SP 的 File 配置框。

#### 2. Options 配置框

Options 配置框用于用户自定义双端口模式存储器的配置信息,如图 3-15 中 Options 配置框所示。

DP 的 Options 配置框的使用和 SP 模块类似,具体请参考 <u>3.1</u> Block Memory > <u>3.1.1</u>SP 中的 Options 配置框。

配置 DP 时,需注意以下事项:

- Options 配置框中可独立配置 DP 的 Port A 和 Port B 的地址深度、数据 宽度和读写模式。
- DP 的 Port A 和 Port B 是对同一块 memory 进行读写,因此 Port A 和 Port B 的 Address Depth\*Data Width 的结果必须相同。
- Options 配置中的初始化文件(Memory initialization File)中的数据宽度 应与 Dimension Match 选择的 Port 数据宽度一致。


#### 注:

- 如 Port A 和 Port B 的 Address Depth\*Data Width 的结果不同,则会弹出如图 3-16 所示的 Error 提示信息。
- 如数据宽度不一致,则产生的 DP 实例 Init 值默认初始化为 0,并且在 Output 窗口中,会弹出如下提示信息:

Error (MG2105): Initial values' width is unequal to user's width.

SUG284-1.9 15(155)

#### 图 3-16 DP 配置 Error 提示



#### 3. 端口配置框图

- 配置框图显示当前 IP Core 的配置结果示例框图,输入输出端口的位 宽根据 Options 配置实时更新,如图 3-15 中标注的端口配置框所示;
- Options 配置中的 Port A 和 Port B 的地址深度 Address Depth 配置 影响 ada 和 adb 的位宽,数据位宽 Data Width 配置影响 dina/douta 和 dinb/doutb 的位宽。
- 4. Help 按钮

单击"Help",显示 IP Core 的配置信息的页面,如图 3-17 所示。

#### 图 3-17 Help 信息

DP

#### Information

Type:	DP
Vendor:	GOWIN Semiconductor
Summary:	B-SRAM can be configured as Dual-port Block SRAM. In this mode, the design support different data widths. Both port A and port B can read or write. It can be initialized by a memory initialization file. And also, it supports five working modes including two read modes (bypass and pipeline), and three write modes (normal, write-through, and read-before-write). The byte enable function is supported in this mode.
	In DP mode, the primitives DP and DPX9 can be used. The primitives support multiple data widths and address depth (Depth x Width): DP16Kx1, 8Kx2, 4Kx4, 2Kx8, 1Kx16; DPX92Kx9, 1Kx18.
	NOTE: The value of Depth*Width of port A must be the same as that of port B.

#### **Options**

Option	Description
Port A	Address Depth - Set the size of the address depth.
	Data Width - Set the size of the Data width.
	Read Mode - Set whether the read mode is bypass mode or pipeline mode.
	Write Mode - Set the write mode as normal mode, write-through mode or read-before-write mode.
Port B	Address Depth - Set the size of the address depth.
	Data Width - Set the size of the Data width.
	Read Mode - Set whether the read mode is bypass mode or pipeline mode.
	Write Mode - Set the write mode as normal mode, write-through mode or read-before-write mode.
	Byte Enable - Set whether to use byte enable function or not.
Byte Enable	Byte Size - Set whether the byte size is 8bit or 9bit if the byte enable checkbox selected.
	Note: Assume that the data width is represented by Width. (1) If Width<=8, byte enable function is invalid; (2) If Width=9, only 8 bit is valid; (3) If Width>9, both 8 bit and 9 bit are valid.
	Calculate - Calculate the resource usage in the design and display results below.
	Block Ram Usage - Display the number of Block Ram used.
Resource Usage	DFF Usage - Display the number of DFF used.
	LUT Usage - Display the number of LUT used.
	MUX Usage - Display the number of MUX used.
Reset Mode	Reset Mode - Set whether the reset mode is synchronous mode or asynchronous mode.
Initialization	Memory Initialization File - Set the memory initialization file (.mi) path.
IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIII	Dimension Match - Set which port's dimensions the memory initialization file should conform to.

Help 页面包括当前 IP Core 的概要介绍,以及 Options 各项配置的简要

SUG284-1.9 16(155)

说明。


#### IP 生成文件

如图 3-18 所示, DP 的 IP Customization 窗口配置完成后, 单击"OK", 产生以配置文件"File Name"命名的三个文件:

- 例化高云原语 DP 设计文件 "gowin\_dp.v";
- 用户例化该 IP 设计文件的模板文件 "gowin dp tmp.v";
- 例化原语 DP 的配置文件 "gowin\_dp.ipc"。

如配置中选择的语言是 VHDL,产生的前两个文件名后缀为.vhd。下述以 verilog 语言为例介绍产生的文件。

#### 图 3-18 配置的 IP Customization



#### 例化 DP 设计文件

例化 DP 设计文件为完整的 verilog 模块,模块中根据 IP Customization 中的 DP 配置,产生实例化的 DP,如图 3-19 所示。

SUG284-1.9 17(155)

#### 图 3-19 例化 DP 设计文件

```
module Gowin DP (douta, doutb, clka, ocea, cea, reseta, wrea, clkb, oceb, ceb, resetb, wreb, ada, dina, adb, dinb);
 output [0:0] douta;
 output [0:0] doutb;
input clka;
 input ocea;
  input cea;
 input reseta;
 input clkb;
 input oceb;
input ceb;
 input resetb;
 input [0:0] ada;
 input [0:0] dina;
input [0:0] adb;
 input [0:0] dinb;
 wire gw gnd;
 assign gw_gnd = 1'b0;
DP bram_dp_0 (
    .DOA(douta[0]),
                    .DOB (doutb[0])
                    .OCEA (ocea),
                   .CEA(cea),
.RESETA(reseta),
                    .WREA(wrea)
                    .OCEB (oceb)
                    .RESETB (resetb),
                    .WREB (wreb)
                     .BLKSEL({gw_gnd,gw_gnd,gw_gnd}),
                    .ADA((gw_gnd,gw_gnd,gw_gnd,gw_gnd,gw_gnd,gw_gnd,gw_gnd,gw_gnd,gw_gnd,gw_gnd,gw_gnd,gw_gnd,gw_gnd,gw_gnd,ada[0])),
                    .ADB((gw gnd,gw 
                   .DIB(dinb[0])
defparam bram_dp_0.READ_MODE0 = 1'b0;
defparam bram_dp_0.READ_MODE1 = 1'b0;
defparam bram_dp_0.WRITE_MODE0 = 2'b00;
defparam bram_dp_0.WRITE_MODE1 = 2'b00;
defparam bram_dp_0.BIT_WIDTH_0 = 1;
defparam bram_dp_0.BIT_WIDTH_1 = 1;
defparam bram_dp_0.BIK_SEL = 3'b000;
defparam bram_dp_0.RESET_MODE = "SYNC";
 endmodule //Gowin DP
```

#### 用户例化该 IP 设计文件的模板文件

考虑用户的实际应用, IP Core Generator 工具在产生例化 DP 设计文件的同时, 亦提供用户例化该 IP 设计文件的模板文件, 如图 3-20 所示。

#### 图 3-20 用户例化该 IP 设计文件的模板文件

```
Gowin DP your instance name (
    .douta(douta_o), //output [0:0] douta
    .doutb(doutb_o), //output [0:0] doutb
.clka(clka_i), //input clka
    .ocea(ocea_i), //input ocea
    .cea(cea i), //input cea
    .reseta(reseta_i), //input reseta
    .wrea(wrea_i), //input wrea
    .clkb(clkb_i), //input clkb
    .oceb(oceb_i), //input oceb
    .ceb(ceb i), //input ceb
    .resetb(resetb_i), //input resetb
    .wreb(wreb_i), //input wreb
    .ada(ada i), //input [9:0] ada
    .dina(dina_i), //input [0:0] dina
    .adb(adb i), //input [9:0] adb
    .dinb(dinb i) //input [0:0] dinb
) :
```


SUG284-1.9 18(155)

#### IP Core Generator 生成 DP 示例

如用户需产生 8192X2、Bypass 读模式、Write-Through 写模式、同步复位模式下的 DP IP,以 device 选择 GW1N-LV4LQ144C6/I5 为例,界面配置如图 3-21 所示,初始化文件可根据用户需要在 Initialization 窗口配置,单击"OK",产生用户所需的 DP IP 设计文件。

产生的 DP IP 设计文件所在目录即为配置界面中"Create In"设置路径。

#### 图 3-21 DP IP Customization 设置




#### 3.1.3 DPB

DPB 是双端口工作模式,可通过 DPB、DPBX9 两种高云器件实现, DPB 是 DP 的优化版,端口 A 和端口 B 独立支持片选信号(BLKSELA 和 BLKSELB),推荐用户优先使用 DPB。在 IP Core Generator 界面中,单击"DPB",界面右侧会显示 DPB 的相关信息概要,如图 3-22 所示。


SUG284-1.9 19(155)

#### 图 3-22 DPB 的信息概要



在 IP Core Generator 界面中,双击"DPB",弹出 DPB 的 IP Customization 窗口。该窗口包括"File"配置框、"Options"配置框、端口配置框图和帮助按钮"Help",如图 3-23 所示。

#### 图 3-23 DPB 的 IP Customization 窗口结构



1. File 配置框 File 配置框用于配置产生 DPB 实例化文件的相关信息,如图 3-23 中标注

SUG284-1.9 20(155)

的 File 配置框所示。

DPB 的 File 配置框的使用和 SP 模块类似, 具体请参考 <u>3.1</u>Block Memory > 3.1.1SP 的 File 配置框。

#### 2. Options 配置框

Options 配置框用于用户自定义双端口模式存储器的配置信息,如图 3-23 中 "Options 配置框"所示。

DPB 的 Options 配置框的使用和 SP 模块类似,具体请参考 <u>3.1 Block</u> Memory>3.1.1SP <u>中</u>的 Options 配置框。

配置 DPB 时,需注意的事项与配置 DP 时需要注意的事项一致,请参考 3.1 Block Memory > 3.1.2 DP 中的 Options 配置框。

#### 3. 端口配置框图

- 配置框图显示当前 IP Core 的配置结果示例框图,输入输出端口的位宽根据 Options 配置实时更新,如图 3-23 中标注的"端口配置框"所示:
- Options 配置中的 Port A 和 Port B 的地址深度 Address Depth 配置 影响 ada 和 adb 的位宽,数据位宽 Data Width 配置影响 dina/douta 和 dinb/doutb 的位宽。

#### 4. Help 按钮

单击"Help",显示 IP Core 的配置信息的页面,如图 3-24 所示。

#### 图 3-24 Help 信息

#### **DPB**

Information	
Type:	DPB
Vendor:	GOWIN Semiconductor
Summary:	B-SRAM can be configured as Dual-port Block SRAM(DPB). In this mode, the design support different data widths. Both port A and port B can read or write. It can be initialized by a memory initialization file. And also, it supports five working modes including two read modes (bypass and pipeline), and three write modes (normal, write-through, and read-before-write). The byte enable function is supported in this mode.
	In DPB mode, the primitives DPB and DPX9B can be used. The primitives support multiple data widths and address depth (Depth x Width): DPB16Kx1, 8Kx2, 4Kx4, 2Kx8, 1Kx16; DPX9B2Kx9, 1Kx18.
	NOTE: The value of Depth*Width of port A must be the same as that of port B.
	DPB is an optimized version of DP, and its port A and port B independently support block selection signal (BLKSELA and BLKSELB). It is recommended to use this module first.

#### Options

Option	Description
Port A	Address Depth - Set the size of the address depth.
	Data Width - Set the size of the Data width.
	Read Mode - Set whether the read mode is bypass mode or pipeline mode.
	Write Mode - Set the write mode as normal mode, write-through mode or read-before-write mode.
Port B	Address Depth - Set the size of the address depth.
	Data Width - Set the size of the Data width.
	Read Mode - Set whether the read mode is bypass mode or pipeline mode.
	Write Mode - Set the write mode as normal mode, write-through mode or read-before-write mode.
Byte Enable	Byte Enable - Set whether to use byte enable function or not.
	Byte Size - Set whether the byte size is 8bit or 9bit if the byte enable checkbox selected.
	Note:(1) If Width<=8, byte enable function is invalid; (2) If Width=9, only 8 bit is valid; (3) If Width>9, both 8 bit and 9 bit are valid.
Resource Usage	Calculate - Calculate the resource usage in the design and display results below.
	DPB Usage - Display the number of DPB used.
	DFF Usage - Display the number of DFF used.
	LUT Usage - Display the number of LUT used.

Help 页面包括当前 IP Core 的概要介绍,以及 Options 各项配置的简要说明。

SUG284-1.9 21(155)


#### IP 生成文件

如图 3-25 所示, DPB 的"IP Customization"窗口配置完成后,单击"OK", 产生以配置文件 "File Name" 命名的三个文件:

- 例化高云原语 DPB 设计文件 "gowin\_dpb.v";
- 用户例化该 IP 设计文件的模板文件 "gowin\_dpb\_tmp.v";
- 例化原语 DP 的配置文件 "gowin\_dpb.ipc"。

如配置中选择的语言是 VHDL,产生的前两个文件名后缀为.vhd。下述以 verilog 语言为例介绍产生的文件。

#### 图 3-25 配置的 IP Customization



#### 例化 DPB 设计文件

例化 DPB 设计文件为完整的 verilog 模块,模块中根据"IP Customization"中的 DPB 配置,产生实例化的 DPB,如图 3-26 所示。

SUG284-1.9 22(155)

#### 图 3-26 例化 DPB 设计文件

```
module Gowin_DPB (douta, doutb, clka, ocea, cea, reseta, wrea, clkb, oceb, ceb, resetb, wreb, ada, dina, adb, dinb);
  output [0:0] doutb;
   input clka;
  input ocea;
   input cea;
  input reseta;
  input clkb;
   input oceb;
  input ceb;
   input resetb;
  input wreb;
  input [9:0] ada;
input [0:0] dina;
input [9:0] adb;
  input [0:0] dinb;
  wire gw gnd;
  assign gw_gnd = 1'b0;
DPB dpb_inst_0 (
        .DOA(douta[0]),
.DOB(doutb[0]),
         .CLKA(clka),
         .OCEA (ocea),
        .CEA(cea),
.RESETA(reseta),
         .WREA(wrea),
        .CLKB(clkb),
         .OCEB (oceb)
         .CEB (ceb),
         .RESETB (resetb),
        .WREB (wreb) ,
        .BLKSELA({gw_gnd,gw_gnd,gw_gnd}),
.BLKSELB({gw_gnd,gw_gnd,gw_gnd}),
        .ADA((gw_gnd,gw_gnd,gw_gnd,ada[9:0])),
.DIA(dina[0]),
        .ADB([gw_gnd,gw_gnd,gw_gnd,adb[9:0]}),
.DIB(dinb[0])
  defparam dpb_inst_0.READ_MODE0 = 1'b0;
defparam dpb_inst_0.READ_MODE1 = 1'b0;
defparam dpb_inst_0.WRITE_MODE0 = 2'b00;
defparam dpb_inst_0.WRITE_MODE1 = 2'b00;
  defparam dpb_inst_0.BIT_WIDTH_0 = 1;
defparam dpb_inst_0.BIT_WIDTH_1 = 1;
defparam dpb_inst_0.BLK_SEL_0 = 3'b000;
defparam dpb_inst_0.BLK_SEL_1 = 3'b000;
  defparam dpb_inst_0.RESET_MODE = "SYNC";
  endmodule //Gowin_DPB
```

#### 用户例化该 IP 设计文件的模板文件

考虑用户的实际应用,IP Core Generator 工具在产生例化 DPB 设计文件的同时,亦提供用户例化该 IP 设计文件的模板文件,如图 3-27 所示。

SUG284-1.9 23(155)

#### 图 3-27 用户例化该 IP 设计文件的模板文件


```
Gowin DPB your instance name (
    .douta(douta o), //output [0:0] douta
    .doutb (doutb o), //output [0:0] doutb
    .clka(clka i), //input clka
    .ocea(ocea i), //input ocea
    .cea(cea_i), //input cea
    .reseta(reseta_i), //input reseta
    .wrea(wrea_i), //input wrea
    .clkb(clkb_i), //input clkb
    .oceb(oceb_i), //input oceb
    .ceb(ceb_i), //input ceb
    .resetb(resetb_i), //input resetb
    .wreb(wreb_i), //input wreb
    .ada(ada i), //input [9:0] ada
    .dina(dina_i), //input [0:0] dina
    .adb(adb_i), //input [9:0] adb
    .dinb(dinb i) //input [0:0] dinb
);
```

#### IP Core Generator 生成 DPB 示例

如用户需产生 8192X2、Bypass 读模式、Write-Through 写模式、同步复位模式下的 DPB IP,以 device 选择 GW1N-LV4LQ144C6/I5 为例,界面配置如图 3-28 所示,初始化文件可根据用户需要在 Initialization 窗口配置,单击"OK",产生用户所需的 DPB IP 设计文件。

产生的 DPB IP 设计文件所在目录即为配置界面中"Create In"设置路径。

#### 图 3-28 DPB IP Customization 设置




SUG284-1.9 24(155)

# 3.1.4 SDP


SDP 是半双端口工作模式,可通过 SDP、SDPX9 两种高云器件实现,BSRAM 的最大存储容量根据芯片型号的不同而不同。在 IP Core Generator 界面中,单击"SDP",界面右侧会显示 SDP 的相关信息概要,如图 3-29 所示。

# 图 3-29 SDP 信息概要



在 IP Core Generator 界面中,双击 "SDP",弹出 "IP Customization" 窗口。该窗口包括"File"配置框、"Options"配置框、端口配置框图和帮助按钮"Help",如图 3-30 所示。

SUG284-1.9 25(155)



#### 图 3-30 SDP 的 IP Customization 窗口结构

#### 1. File 配置框

File 配置框用于配置产生 SDP 实例化文件的相关信息,标注的"File 配置框"如图 3-30 所示。

SDP的 File 配置框的使用和 SP 模块的类似,请参考 <u>3.1</u>Block Memory > 3.1.1SP 中 File 配置框介绍。

#### 2. Options 配置框

Options 配置框用于用户自定义半双端口模式存储器的配置信息,如图 3-30 标注的 "Options 配置框"所示。


SDP 的 Options 配置框的使用和 SP 模块的类似,请参考 <u>3.1</u>Block Memory > <u>3.1.1</u>SP 中 Options 配置框。

#### 注!

- SDP 只支持 PortA 写操作,PortB 读操作; Options 配置框中 Read Mode 配置框可配置 PortB 的 Read Mode 为 Bypass 和 Pipeline;
- Options 配置框中可独立配置 SDP 的 Port A 和 Port B 的地址深度、数据宽度;
- SDP的 Port A和 Port B是对同一块 memory进行读写, 所以 Port A和 Port B的 Address Depth\*Data Width 的结果须相同, 否则会报出如如图 3-31 所示的 Error 提示信息;
- Options 配置中的初始化文件(Memory initialization File)中的数据宽度应和 Dimension Match 选择的 Port 数据宽度一致,否则产生的 SDP 实例 Init 值默认初始化为 0,并且 会在 Output 窗口显示如下信息: Error (MG2105): Initial values' width is unequal to user's width.

SUG284-1.9 26(155)

# 图 3-31 SDP 配置 Error 信息



#### 3. 端口配置框图

- 配置框图显示当前 IP Core 的配置结果示例框图,输入输出端口的位 宽根据 Options 配置实时更新,如图 3-30 中标注的配置框图所示;
- Options 配置中的 Port A 的地址深度 Address Depth 配置影响 ada 的位宽,数据位宽 Data Width 配置影响 din 的位宽; PortB 的地址深度 Address Depth 配置影响 adb 的位宽,数据位宽 Data Width 配置影响 dout 的位宽。
- 4. Help 按钮

单击"Help",显示 IP Core 的配置信息页面,如图 3-32 所示。

# 图 3-32 Help 信息

#### **SDP**

Information	
Type:	SDP
Vendor:	GOWIN Semiconductor
Summary:	B-SRAM can be configured as Semi dual-port Block SRAM. In this mode, the design supports different read and write data widths(port A for writing and port B for reading). It can be initialized by a memory initialization file. And also, it supports three working modes including two read modes (bypass and pipeline), and one write mode (normal). The byte enable function is supported in this mode.
	In SDP mode, the primitives SDP and SDPX9 can be used. The primitives support multiple data widths and address depths(Depth x width): SDP16Kx1, 8Kx2, 4Kx4, 2Kx8, 1Kx16, 512x32; SDPX92Kx9, 1Kx18, 512x36.
	NOTE: The value of Depth*Width of port A must be the same as that of port B.

# Options

Option	Description
Port A	Address Depth - Set the size of the address depth.
Port A	Data Width - Set the size of the Data width.
	Address Depth - Set the size of the address depth.
Port B	Data Width - Set the size of the Data width.
	Read Mode - Set whether the read mode is bypass mode or pipeline mode.
	Byte Enable - Set whether to use byte enable function or not.
Byte Enable	Byte Size - Set whether the byte size is 8bit or 9bit if the byte enable checkbox selected.
	Note: Assume that the data width is represented by Width. (1) If Width<=8, byte enable function is invalid; (2) If Width=9, only 8 bit is valid; (3) If Width>9, both 8 bit and 9 bit are valid.
	Calculate - Calculate the resource usage in the design and display results below.
	Block Ram Usage - Display the number of Block Ram used.
Resource Usage	DFF Usage - Display the number of DFF used.
	LUT Usage - Display the number of LUT used.
	MUX Usage - Display the number of MUX used.
Reset Mode	Reset Mode - Set whether the reset mode is synchronous mode or asynchronous mode.
Initialization	Memory Initialization File - Set the memory initialization file (.mi) path.
THURIZAUUT	Dimension Match - Set which port's dimensions the memory initialization file should conform to.

Help 页面包括当前 IP Core 的概要介绍,以及 Options 各项配置的简要说明。

SUG284-1.9 27(155)


## IP 生成文件

如图 3-33 所示, SDP 的"IP Customization"窗口配置完成后,单击"OK",产生以配置文件"File Name"命名的三个文件:

- 例化高云原语 SDP 设计文件 "gowin\_sdp.v";
- 用户例化该 IP 设计文件的模板文件 "gowin sdp tmp.v";
- 例化原语 SDP 的配置文件 "gowin\_sdp.ipc"。

如配置中选择的语言是 VHDL,则产生的前两个文件名后缀为.vhd。下述以 verilog 语言为例介绍产生的文件。

#### 图 3-33 配置的 IP Customization



# 例化 SDP 设计文件

例化 SDP 设计文件为完整的 verilog 模块,模块中根据"IP Customization"中的 SDP 配置,产生实例化的 SDP,如图 3-34 所示。

## 注!

产生的实例 SDP 的 din、dout 的数据宽度和"IP Customization"中的 SDP 配置一致。

SUG284-1.9 28(155)

#### 图 3-34 例化 SDP 设计文件

```
module Gowin_SDP (dout, clka, cea, reseta, wrea, clkb, ceb, resetb, wreb, oce, ada, din, adb);
input clka;
input cea;
input reseta;
input wrea;
input clkb;
input ceb;
input resetb;
input wreb:
input oce;
input [7:0] ada;
input [3:0] din;
input [7:0] adb;
wire gw gnd;
assign gw gnd = 1'b0;
SDP bram_sdp_0 (
    .DO(dout[3:0])
     .CLKA(clka),
     .CEA(cea),
     .RESETA (reseta).
     .WREA(wrea),
     .CLKB(clkb),
     .CEB (ceb),
     .RESETB (resetb),
     .WREB (wreb) ,
     .OCE (oce),
     .BLKSEL({gw_gnd,gw_gnd,gw_gnd}),
     .ADA({gw_gnd,gw_gnd,gw_gnd,gw_gnd,ada[7:0],gw_gnd,gw_gnd}),
     .DI (din[3:01)
     . \verb|ADB| (\{gw\_gnd, gw\_gnd, gw\_gnd, gw\_gnd, adb[7:0], gw\_gnd, gw\_gnd\})|\\
defparam bram_sdp_0.READ_MODE = 1'b0;
defparam bram_sdp_0.BIT_WIDTH_0 = 4;
defparam bram_sdp_0.BIT_WIDTH_1 = 4;
defparam bram_sdp_0.BLK_SEL = 3*b000;
defparam bram sdp 0.RESET MODE = "SYNC";
endmodule //Gowin SDP
```

#### 用户例化该 IP 设计文件的模板文件

考虑用户的实际应用,IP Core Generator 工具在产生例化 SDP 设计文件的同时,亦提供用户例化该 IP 设计文件的模板文件,如图 3-35 所示。

# 图 3-35 用户例化该 IP 设计文件的模板文件

```
Gowin_SDP your_instance_name(
    .dout(dout_o), //output [3:0] dout
    .clka(clka_i), //input clka
    .cea(cea_i), //input cea
    .reseta(reseta_i), //input reseta
    .wrea(wrea_i), //input wrea
    .clkb(clkb_i), //input clkb
    .ceb(ceb_i), //input ceb
    .resetb(resetb_i), //input resetb
    .wreb(wreb_i), //input wreb
    .oce(oce_i), //input oce
    .ada(ada_i), //input [7:0] ada
    .din(din_i), //input [3:0] din
    .adb(adb_i) //input [7:0] adb
);
```

#### IP Core Generator 生成 SDP 示例


如用户需产生 512X32、Bypass 读模式、同步复位模式下的 SDP IP,

SUG284-1.9 29(155)

以 device 选择 GW1N-LV4LQ144C6/I5 为例,界面配置如图 3-36 所示,初始化文件可根据用户需要在 Initialization 窗口配置,单击"OK",产生用户所需的 SDP IP 设计文件。

产生的 SDP IP 设计文件所在目录即为配置界面中"Create In"设置路径。

# 图 3-36 SDP 的 IP Customization 设置




# 3.1.5 SDPB

SDPB 半双端口工作模式,可通过 SDPB、SDPBX9 两种高云器件实现, SDPB 是 SDP 的优化版本,端口 A 和端口 B 独立支持片选信号 (BLKSELA 和 BLKSELB),推荐用户优先使用 SDPB。在 IP Core Generator 界面中,单击"SDPB",界面右侧会显示 SDPB 的相关信息概要,如图 3-37 所示。


SUG284-1.9 30(155)

# 图 3-37 SDPB 的信息概要



在 IP Core Generator 界面中,双击"SDPB",弹出"IP Customization" 窗口。该窗口包括"File"配置框、"Options"配置框、端口配置框图和帮助按钮"Help",如图 3-38 所示。

SUG284-1.9 31(155)



#### 图 3-38 SDPB 的 IP Customization 窗口结构

#### 1. File 配置框

File 配置框用于配置产生 SDPB 实例化文件的相关信息,如图 3-38 标注的 File 配置框所示。

SDPB的 File 配置框的使用和 SP 模块的类似,请参考 <u>3.1</u>Block Memory > <u>3.1.1</u>SP 中 File 配置框介绍。

#### 2. Options 配置框

Options 配置框用于用户自定义半双端口模式存储器的配置信息,如图 3-38 中标注的 Options 配置框所示。

SDPB 的 Options 配置框的使用和 SP 模块的类似,请参考 <u>3.1</u>Block Memory > <u>3.1.1</u>SP 中 Options 配置框。

#### 注!

SDPB 需要注意的事项与 SDP 一致,请参考  $\underline{3.1}$ Block Memory >  $\underline{3.1.4}$  SDP 中 Options 配 置框

# 3. 端口配置框图

- 配置框图显示当前 IP Core 的配置结果示例框图,输入输出端口的位宽根据 Options 配置实时更新,如图 3-38 中标注的配置框图所示;
- Options 配置中的 Port A 的地址深度 Address Depth 配置影响 ada 的位宽,数据位宽 Data Width 配置影响 din 的位宽;PortB 的地址深度 Address Depth 配置影响 adb 的位宽,数据位宽 Data Width 配置影响 dout 的位宽。

# 4. Help 按钮

单击 "Help",显示 IP Core 的配置信息页面,如图 3-39 所示。

SUG284-1.9 32(155)

## 图 3-39 Help 信息

#### **SDPB**

#### **Information**

Type:	SDPB
Vendor:	GOWIN Semiconductor
	B-SRAM can be configured as Semi dual-port Block SRAM(SDPB). In this mode, the design supports different read and write data widths(port A for writing and port B for reading). It can be initialized by a memory initialization file. And also, it supports three working modes including two read modes (bypass and pipeline), and one write mode (normal). The byte enable function is supported in this mode.
Summary:	In SDPB mode, the primitives SDPB and SDPX9B can be used. The primitives support multiple data widths and address depths(Depth x width): SDPB16Kx1, 8Kx2, 4Kx4, 2Kx8, 1Kx16, 512x32; SDPX9B2Kx9, 1Kx18, 512x36.
	NOTE: The value of Depth*Width of port A must be the same as that of port B.
	SDPB is an optimized version of SDP, and its port A and port B independently support block selection signal (BLKSELA and BLKSELB). It is recommended to use this module first.

#### Options

Option	Description
D-+ A	Address Depth - Set the size of the address depth.
Port A	Data Width - Set the size of the Data width.
	Address Depth - Set the size of the address depth.
Port B	Data Width - Set the size of the Data width.
	Read Mode - Set whether the read mode is bypass mode or pipeline mode.
	Byte Enable - Set whether to use byte enable function or not.
Byte Enable	Byte Size - Set whether the byte size is 8bit or 9bit if the byte enable checkbox selected.
-,	Note:(1) If Width<=8, byte enable function is invalid; (2) If Width=9, only 8 bit is valid; (3) If Width>9, both 8 bit and 9 bit are valid.
	Calculate - Calculate the resource usage in the design and display results below.
	SDPB Usage - Display the number of Block Ram used.
Resource Usage	DFF Usage - Display the number of DFF used.
	LUT Usage - Display the number of LUT used.
	MUX Usage - Display the number of MUX used.
Reset Mode	Reset Mode - Set whether the reset mode is synchronous mode or asynchronous mode.
Initialization	Memory Initialization File - Set the memory initialization file (.mi) path.
micialization	Dimension Match - Set which port's dimensions the memory initialization file should conform to.

Help 页面包括当前 IP Core 的概要介绍,以及 Options 各项配置的简要说明。

#### IP 生成文件


如图 3-40 所示,SDPB 的"IP Customization"窗口配置完成后,单击"OK",产生以配置文件"File Name"命名的三个文件:

- 例化高云原语 SDPB 设计文件 "gowin\_sdpb.v";
- 用户例化该 IP 设计文件的模板文件 "gowin\_sdpb\_tmp.v";
- 例化原语 SDPB 的配置文件 "gowin\_sdpb.ipc"。

如配置中选择的语言是 VHDL,则产生的前两个文件名后缀为.vhd。下述以 verilog 语言为例介绍产生的文件。

SUG284-1.9 33(155)

# 图 3-40 配置的 IP Customization



# 例化 SDPB 设计文件

例化 SDPB 设计文件为完整的 verilog 模块,模块中根据"IP Customization"中的 SDPB 配置,产生实例化的 SDPB,如图 3-41 所示。 注!

产生的实例 SDPB 的 din、dout 的数据宽度和 "IP Customization"中的 SDPB 配置一致。

SUG284-1.9 34(155)

#### 图 3-41 例化 SDPB 设计文件

```
module Gowin_SDPB (dout, clka, cea, reseta, clkb, ceb, resetb, oce, ada, din, adb);
output [3:0] dout;
input clka:
input cea;
input reseta;
 input clkb;
input ceb;
input resetb;
input oce;
 input [7:0] ada;
input [3:0] din;
input [7:0] adb;
wire gw gnd;
assign gw gnd = 1'b0;
SDPB sdpb inst 0 (
     .DO(dout[3:0]),
    .CLKA(clka),
    .CEA(cea),
     .RESETA (reseta),
     .CLKB(clkb),
     .CEB (ceb),
     .RESETB(resetb),
     .OCE (oce),
     .BLKSELA({gw_gnd,gw_gnd,gw_gnd}),
     .BLKSELB({gw gnd,gw gnd,gw gnd}),
     .ADA((gw_gnd,gw_gnd,gw_gnd,gw_gnd,ada[7:0],gw_gnd,gw_gnd)),
     .DI(din[3:0]),
     .ADB((gw_gnd,gw_gnd,gw_gnd,gw_gnd,adb[7:0],gw_gnd,gw_gnd))
);
defparam sdpb_inst_0.READ_MODE = 1'b0;
defparam sdpb_inst_0.BIT_WIDTH_0 = 4;
defparam sdpb_inst_0.BIT_WIDTH 1 = 4;
defparam sdpb_inst_0.BLK_SEL_0 = 3'b000;
defparam sdpb_inst_0.BLK_SEL_1 = 3'b000;
defparam sdpb_inst_0.RESET_MODE = "SYNC";
endmodule //Gowin_SDPB
```

#### 用户例化该 IP 设计文件的模板文件

考虑用户的实际应用, IP Core Generator 工具在产生例化 SDPB 设计文件的同时, 亦提供用户例化该 IP 设计文件的模板文件, 如图 3-42 所示。

# 图 3-42 用户例化该 IP 设计文件的模板文件

```
Gowin_SDPB your_instance_name(
   .dout(dout_o), //output [3:0] dout
   .clka(clka_i), //input clka
   .cea(cea_i), //input cea
   .reseta(reseta_i), //input reseta
   .clkb(clkb_i), //input clkb
   .ceb(ceb_i), //input ceb
   .resetb(resetb_i), //input resetb
   .oce(oce_i), //input oce
   .ada(ada_i), //input [7:0] ada
   .din(din_i), //input [3:0] din
   .adb(adb_i) //input [7:0] adb
);
```


SUG284-1.9 35(155)

# IP Core Generator 生成 SDPB 示例

如用户需产生 512X32、Bypass 读模式、同步复位模式下的 SDPB IP,以 device 选择 GW1N-LV4LQ144C6/I5 为例,界面配置如图 3-43 所示,初始化文件可根据用户需要在 Initialization 窗口配置,单击"OK",产生用户所需的 SDPB IP 设计文件。

产生的 SDPB IP 设计文件所在目录即为配置界面中"Create In"设置路径。

#### 图 3-43 SDPB 的 IP Customization 设置




# 3.1.6 rSDP

rSDP 是半双端口工作模式,可通过 rSDP、rSDPX9 两种高云器件实现, rSDP 与 SDP 相比删除了 WRE 信号。在 IP Core Generator 界面中,单击 "rSDP",界面右侧会显示 rSDP 的相关信息概要,如图 3-44 所示。


SUG284-1.9 36(155)

# 图 3-44 rSDP 的信息概要



在 IP Core Generator 界面中,双击"rSDP",弹出"IP Customization"窗口。该窗口包括"File"配置框、"Options"配置框、端口配置框图和帮助按钮"Help",如图 3-45 所示。

SUG284-1.9 37(155)



#### 图 3-45 rSDP 的 IP Customization 窗口结构

#### 1. File 配置框

File 配置框用于配置产生 rSDP 实例化文件的相关信息,如图 3-45 标注的 File 配置框所示。

rSDP 的 File 配置框的使用和 SP 模块的类似,请参考 <u>3.1</u>Block Memory > <u>3.1.1</u>SP 中 File 配置框介绍。

### 2. Options 配置框

Options 配置框用于用户自定义半双端口模式存储器的配置信息,如图 3-45 中标注的 Options 配置框所示。

rSDP 的 Options 配置框的使用和 SP 模块的类似,请参考 <u>3.1</u>Block Memory > 3.1.1SP 中 Options 配置框。

#### 注!

rSDP 需要注意的事项与 SDP 一致,请参考  $\underline{3.1}$ Block Memory > 3.1.4SDP 中 Options 配置 框

# 3. 端口配置框图

- 配置框图显示当前 IP Core 的配置结果示例框图,输入输出端口的位 宽根据 Options 配置实时更新,如图 3-45 中标注的配置框图所示;
- Options 配置中的 Port A 的地址深度"Address Depth"配置影响 ada 的位宽,数据位宽 Data Width 配置影响 din 的位宽; PortB 的地址深度 Address Depth 配置影响 adb 的位宽,数据位宽 Data Width 配置影响 dout 的位宽。

#### 4. Help 按钮

单击"Help",显示 IP Core 的配置信息页面,如图 3-46 所示。

SUG284-1.9 38(155)

# 图 3-46 Help 信息

#### **rSDP**

#### Information

Type:	rSDP
Vendor:	GOWIN Semiconductor
Summary:	B-SRAM can be configured as Semi dual-port Block SRAM (rSDP). In this mode, the design supports different read and write data widths (port A for writing and port B for reading). It can be initialized by a memory initialization file. And also, it supports three working modes including two read modes (bypass and pipeline), and one write mode (normal). The byte enable function is supported in this mode.  In rSDP mode, the primitives rSDP and rSDPX9 can be used. The primitives support multiple data widths and address depths(Depth x width): rSDP-16Kx1, 8Kx2, 4Kx4, 2Kx8, 1Kx16, 512x32; rSDPX92Kx9, 1Kx18, 512x36.  NOTE: The value of Depth*Width of port A must be the same as that of port B.

#### **Options**

Option	Description
Port A	Address Depth - Set the size of the address depth.
Port A	Data Width - Set the size of the Data width.
	Address Depth - Set the size of the address depth.
Port B	Data Width - Set the size of the Data width.
	Read Mode - Set whether the read mode is bypass mode or pipeline mode.
	Byte Enable - Set whether to use byte enable function or not.
Byte Enable	Byte Size - Set whether the byte size is 8bit or 9bit if the byte enable checkbox selected.
·	Note: Assume that the data width is represented by Width. (1) If Width<=8, byte enable function is invalid; (2) If Width=9, only 8 bit is valid; (3) If Width>9, both 8 bit and 9 bit are valid.
	Calculate - Calculate the resource usage in the design and display results below.
	rSDP Usage - Display the number of rSDP used.
Resource Usage	DFF Usage - Display the number of DFF used.
	LUT Usage - Display the number of LUT used.
	MUX Usage - Display the number of MUX used.
Reset Mode	Reset Mode - Set whether the reset mode is synchronous mode or asynchronous mode.
Initialization	Memory Initialization File - Set the memory initialization file (.mi) path.
micialization	Dimension Match - Set which port's dimensions the memory initialization file should conform to.

Help 页面包括当前 IP Core 的概要介绍,以及 Options 各项配置的简要说明。

# IP 生成文件


如图 3-47 所示, rSDP 的 "IP Customization" 窗口配置完成后,单击 "OK",产生以配置文件 "File Name" 命名的三个文件:

- 例化高云原语 rSDP 设计文件 "gowin\_rsdp.v";
- 用户例化该 IP 设计文件的模板文件 "gowin\_rsdp\_tmp.v";
- 例化原语 rSDP 的配置文件 "gowin\_rsdp.ipc"。

如配置中选择的语言是 VHDL,则产生的前两个文件名后缀为.vhd。下述以 verilog 语言为例介绍产生的文件。

SUG284-1.9 39(155)

# 图 3-47 配置的 IP Customization



# 例化 rSDP 设计文件

例化 rSDP 设计文件为完整的 verilog 模块,模块中根据"IP Customization"中的 rSDP 配置,产生实例化的 rSDP,如图 3-48 所示。 注!

产生的实例 rSDP 的 din、dout 的数据宽度和 "IP Customization"中的 rSDP 配置一致。

SUG284-1.9 40(155)

#### 图 3-48 例化 rSDP 设计文件

```
module Gowin_rSDP (dout, clka, cea, reseta, clkb, ceb, resetb, oce, ada, din, adb);
output [3:0] dout;
input clka;
input cea;
input reseta;
input clkb;
input ceb;
input resetb:
input oce;
 input [7:0] ada;
input [3:0] din;
input [7:0] adb;
wire gw_gnd;
assign gw_gnd = 1'b0;
]rSDP rsdp_inst_0 (
    .DO(dout[3:0]),
     .CLKA(clka),
     .CEA(cea),
    .RESETA(reseta),
     .CLKB(clkb),
    .CEB (ceb),
     .RESETB (resetb) .
     .OCE (oce),
    .BLKSEL({gw_gnd,gw_gnd,gw_gnd}),
     .ADA((gw_gnd,gw_gnd,gw_gnd,ada[7:0],gw_gnd,gw_gnd)),
    .DI(din[3:01).
     .ADB((gw_gnd,gw_gnd,gw_gnd,gw_gnd,adb[7:0],gw_gnd,gw_gnd))
);
defparam rsdp_inst_0.READ_MODE = 1'b0;
defparam rsdp_inst_0.BIT_WIDTH_0 = 4;
defparam rsdp_inst_0.BIT_WIDTH_1 = 4;
defparam rsdp_inst_0.BLK_SEL = 3'b000;
defparam rsdp_inst_0.RESET_MODE = "SYNC";
endmodule //Gowin_rSDP
```

### 用户例化该 IP 设计文件的模板文件

考虑用户的实际应用, IP Core Generator 工具在产生例化 rSDP 设计文件的同时, 亦提供用户例化该 IP 设计文件的模板文件, 如图 3-49 所示。

# 图 3-49 用户例化该 IP 设计文件的模板文件

```
Gowin_rSDP your_instance_name(
   .dout(dout_o), //output [3:0] dout
   .clka(clka_i), //input clka
   .cea(cea_i), //input cea
   .reseta(reseta_i), //input reseta
   .clkb(clkb_i), //input clkb
   .ceb(ceb_i), //input ceb
   .resetb(resetb_i), //input resetb
   .oce(oce_i), //input oce
   .ada(ada_i), //input [7:0] ada
   .din(din_i), //input [3:0] din
   .adb(adb_i) //input [7:0] adb
);
```


SUG284-1.9 41(155)

# IP Core Generator 生成 rSDP 示例

如用户需产生 512X32、Bypass 读模式、同步复位模式下的 rSDP IP,以 device 选择 GW1N-LV4LQ144C6/I5 为例,界面配置如图 3-50 所示,初始化文件可根据用户需要在 Initialization 窗口配置,单击 "OK",产生用户所需的 rSDP IP 设计文件。

产生的 rSDP IP 设计文件所在目录即为配置界面中"Create In"设置路径。

#### 图 3-50 rSDP的 IP Customization 设置




# 3.1.7 **ROM**

ROM 是只读模式,可通过 ROM、ROMX9 两种高云器件实现,BSRAM 的最大存储容量根据芯片型号的不同而不同。在 IP Core Generator 界面中,单击"ROM",界面右侧会显示 ROM 的相关信息概要,如图 3-51 所示。


SUG284-1.9 42(155)

# 图 3-51 ROM 的信息概要



在 IP Core Generator 界面中,双击"ROM",弹出 ROM 的"IP Customization"窗口。窗口包括"File"配置框、"Options"配置框、端口配置框图和帮助按钮"Help",如图 3-52 所示。

#### 图 3-52 ROM 的 IP Customization 窗口结构



SUG284-1.9 43(155)

#### 1. File 配置框

File 配置窗口用于配置产生的 ROM 实例化文件的相关信息,如图 3-52 中标注的 File 配置框所示。

ROM 的 File 配置框的使用和 SP 模块的类似,请参考 <u>3.1</u>Block Memory > 3.1.1SP 中的 File 配置框。

#### 2. Options 配置框

Options 配置框用于用户自定义只读端口模式存储器的配置信息,如图 3-52 中标注的 Options 配置框所示。

ROM 的 Options 配置框的使用和 SP 模块的类似,请参考 <u>3.1</u>Block Memory > <u>3.1.1</u>SP 中的 Options 配置。

#### 注!

- ROM 的工作模式为只读模式, Options 配置框中可配置的 Read Mode 为 Bypass 和 Pipeline。
- Options 配置中的初始化文件(Memory initialization File)中的数据宽度应和配置中的数据宽度(Data Width)保持一致,否则产生的 ROM 实例 Init 值默认初始化为 0,并在 Output 窗口中弹出如下信息: Error (MG2105): Initial values' width is unequal to user's width.

#### 3. 端口配置框图

配置框图显示当前 IP Core 的配置结果示例框图,输入输出端口的位宽 根据 Options 配置实时更新,如图 3-52 中标注的配置框图所示;

Options 配置中的地址深度 Address Depth 配置影响 ad 的位宽,数据位宽 Data Width 配置影响 dout 的位宽。

# 4. Help 按钮

单击"Help",显示 IP Core 的配置信息页面,如图 3-53 所示。

### 图 3-53 Help 信息

#### **ROM**

#### Information

	Type:	ROM
	Vendor:	GOWIN Semiconductor
	Summary:	B-SRAM can be configured as ROM. In this mode, the design supports different read data widths. It can be initialized by a memory initialization file, and also supports two read modes (bypass and pipeline).
		In ROM mode, the primitives ROM and ROMX9 can be used. The primitives support multiple data widths and address depths (Depth x width). ROM16Kx1, 8Kx2, 4Kx4, 2Kx8, 1Kx16, 512x32; ROMX92Kx9, 1Kx18, 512x36.

#### Options

Option	Description
Width & Depth	Address Depth - Set the size of the address depth.
width & Depth	Data Width - Set the size of the data width.
Read Mode	Read Mode - Set whether the read mode is bypass mode or pipeline mode.
	Calculate - Calculate the resource usage in the design and display results below.
	Block Ram Usage - Display the number of Block Ram used.
Resources Usage	DFF Usage - Display the number of DFF used.
	LUT Usage - Display the number of LUT used.
	MUX Usage - Display the number of MUX used.
Reset Mode	Reset Mode - Set whether the reset mode is synchronous or asynchronous.
Initialization	Memory Initialization File - Set the memory initialization file (.mi) path.

Help 页面包括当前 IP Core 的概要介绍,以及 Options 各项配置的简要说明。

SUG284-1.9 44(155)


## IP 生成文件

如图 3-54 所示, ROM 的 "IP Customization" 窗口配置完成后,单击 "OK",产生以配置文件"File Name"命名的三个文件:

- 例化高云原语 ROM 设计文件 "gowin\_rom.v";
- 用户例化该 IP 设计文件的模板文件 "gowin rom tmp.v";
- 例化原语 ROM 的配置文件 "gowin rom.ipc"。

如配置中选择的语言是 VHDL,产生的前两个文件名后缀为.vhd。下述以 verilog 语言为例介绍产生的文件。

#### 图 3-54 配置的 IP Customization



# 例化 ROM 设计文件

例化 ROM 设计文件为完整的 verilog 模块,模块中根据"IP Customization"中的 ROM 配置,产生实例化的 ROM,如图 3-55 所示。 注!

产生的实例 ROM 的 dout 的数据宽度和 "IP Customization"中的 ROM 配置一致。

SUG284-1.9 45(155)

#### 图 3-55 例化 ROM 设计文件

```
module Gowin ROM (dout, clk, oce, ce, reset, wre, ad);
output [0:0] dout;
input clk;
input oce;
input ce;
input reset;
input wre;
input [9:0] ad;
wire gw gnd;
assign gw_gnd = 1'b0;
ROM bram rom 0 (
    .DO(dout[0]),
    .CLK(clk),
    .OCE (oce),
    .CE(ce),
    .RESET (reset),
    .WRE (wre),
    .BLKSEL({gw gnd,gw gnd,gw gnd}),
    .AD({gw_gnd,gw_gnd,gw_gnd,ad[9:0]})
);
defparam bram rom 0.READ MODE = 1'b0;
defparam bram rom 0.BIT WIDTH = 1;
defparam bram rom 0.BLK SEL = 3'b000;
defparam bram rom O.RESET MODE = "SYNC";
endmodule //Gowin ROM
```

### 用户例化 IP 设计文件的模板文件

IP Core Generator 工具考虑用户的实际应用,在产生例化 ROM 设计文件的同时,亦提供用户例化该 IP 设计文件的模板文件,如图 3-56 所示。

#### 图 3-56 用户例化 IP 设计文件的模板文件

```
Gowin_ROM your_instance_name(
    .dout(dout_o), //output [0:0] dout
    .clk(clk_i), //input clk
    .oce(oce_i), //input oce
    .ce(ce_i), //input ce
    .reset(reset_i), //input reset
    .wre(wre_i), //input wre
    .ad(ad_i) //input [9:0] ad
);
```


#### IP Core Generator 生成 ROM 示例

如用户需产生 1024X16、Bypass 读模式、同步复位模式下的 ROM IP,以 device 选择 GW1N-LV4LQ144C6/I5 为例,界面配置如图 3-57 所示,可根据用户需要,在 Initialization 窗口配置初始化文件,单击"OK",产生用户所需的 ROM IP 设计文件。

SUG284-1.9 46(155)

产生的 ROM IP 设计文件所在目录即为配置界面中"Create In"设置路径。

# 图 3-57 ROM 的 IP Customization 设置




# 3.1.8 pROM

pROM 是只读模式,可通过 pROM、pROMX9 两种高云器件实现,pROM 是 ROM 的优化版本,删除了端口 WRE 和 BLKSEL,建议用户优先使用 pROM。在 IP Core Generator 界面中,单击"pROM",界面右侧会显示 pROM 的相关信息概要,如图 3-58 所示。


SUG284-1.9 47(155)

# 图 3-58 pROM 的信息概要



在 IP Core Generator 界面中,双击"pROM",弹出 pROM 的"IP Customization"窗口。窗口包括"File"配置框、"Options"配置框、端口配置框图和帮助按钮"Help",如图 3-59 所示。

# 图 3-59 pROM 的 IP Customization 窗口结构



SUG284-1.9 48(155)

#### 1. File 配置框

File 配置窗口用于配置产生的 pROM 实例化文件的相关信息,如图 3-59 中标注的 File 配置框所示。

pROM的 File 配置框的使用和 SP模块的类似,请参考 <u>3.1</u>Block Memory > 3.1.1SP 中的 File 配置框。

#### 2. Options 配置框

Options 配置框用于用户自定义只读端口模式存储器的配置信息,如图 3-59 中标注的 Options 配置框所示。

pROM 的 Options 配置框的使用和 SP 模块的类似,请参考 <u>3.1</u>Block Memory > <u>3.1.1</u>SP 中的 Options 配置。

#### 注!

- pROM 的工作模式为只读模式,Options 配置框中可配置的 Read Mode 为 Bypass 和 Pipeline。
- Options 配置中的初始化文件(Memory initialization File)中的数据宽度应和配置中的数据宽度(Data Width)保持一致,否则产生的 pROM 实例 Init 值默认初始化为 0,并在 Output 窗口中弹出如下信息: Error (MG2105): Initial values' width is unequal to user's width.

#### 3. 端口配置框图

配置框图显示当前 IP Core 的配置结果示例框图,输入输出端口的位宽根据 Options 配置实时更新,如图 3-59 中标注的端口配置框图所示;

Options 配置中的地址深度 Address Depth 配置影响 ad 的位宽,数据位宽 Data Width 配置影响 dout 的位宽。

# 4. Help 按钮

单击 "Help",显示 IP Core 的配置信息页面,如图 3-60 所示。

### 图 3-60 Help 信息

# pROM

#### Information

Type:	pROM
Vendor:	GOWIN Semiconductor
	B-SRAM can be configured as pROM. In this mode, the design supports different read data widths. It can be initialized by a memory initialization file, and also supports two read modes (bypass and pipeline).
Summary:	In pROM mode, the primitives pROM and pROMX9 can be used. The primitives support multiple data widths and address depths (Depth x width). pROM16Kx1, 8Kx2, 4Kx4, 2Kx8, 1Kx16, 512x32; pROMX92Kx9, 1Kx18, 512x36.  pROM (perfect ROM) is an optimized version of ROM, deleting the ports WRE and BLKSEL. It is recommended to use this module first.

#### Options

Option	Description
Width & Depth	Address Depth - Set the size of the address depth.
Width & Depth	Data Width - Set the size of the data width.
Read Mode	Read Mode - Set whether the read mode is bypass mode or pipeline mode.
	Calculate - Calculate the resource usage in the design and display results below.
	pROM Usage - Display the number of Block Ram used.
Resources Usage	DFF Usage - Display the number of DFF used.
	LUT Usage - Display the number of LUT used.
	MUX Usage - Display the number of MUX used.
Reset Mode	Reset Mode - Set whether the reset mode is synchronous or asynchronous.
Initialization	Memory Initialization File - Set the memory initialization file (.mi) path.

Help 页面包括当前 IP Core 的概要介绍,以及 Options 各项配置的简要

SUG284-1.9 49(155)

说明。


# IP 生成文件

如图 3-61 所示,pROM 的"IP Customization"窗口配置完成后,单击"OK",产生以配置文件"File Name"命名的三个文件:

- 例化高云原语 pROM 设计文件 "gowin\_prom.v";
- 用户例化该 IP 设计文件的模板文件 "gowin prom tmp.v";
- 例化原语 pROM 的配置文件 "gowin\_prom.ipc"。

如配置中选择的语言是 VHDL,产生的前两个文件名后缀为.vhd。下述以 verilog 语言为例介绍产生的文件。

#### 图 3-61 配置的 IP Customization



# 例化 pROM 设计文件

例化 pROM 设计文件为完整的 verilog 模块,模块中根据"IP Customization"中的 pROM 配置,产生实例化的 pROM,如图 3-62 所示。 注!

产生的实例 pROM 的 dout 的数据宽度和 "IP Customization"中的 pROM 配置一致。

SUG284-1.9 50(155)

# 图 3-62 例化 pROM 设计文件

```
module Gowin_pROM (dout, clk, oce, ce, reset, ad);
output [0:0] dout;
input clk;
input oce;
input ce;
input reset;
input [9:0] ad;
wire gw gnd;
assign gw gnd = 1'b0;
pROM prom inst 0 (
    .DO(dout[0]),
    .CLK(clk),
    .OCE (oce),
    .CE(ce),
    .RESET (reset),
    .AD({gw_gnd,gw_gnd,gw_gnd,gw_gnd,ad[9:0]})
);
defparam prom inst 0.READ MODE = 1'b0;
defparam prom inst 0.BIT WIDTH = 1;
defparam prom_inst_0.RESET_MODE = "SYNC";
endmodule //Gowin pROM
```

# 用户例化 IP 设计文件的模板文件

IP Core Generator 工具考虑用户的实际应用,在产生例化 pROM 设计文件的同时,亦提供用户例化该 IP 设计文件的模板文件,如图 3-63 所示。

#### 图 3-63 用户例化 IP 设计文件的模板文件


```
Gowin_pROM your_instance_name(
    .dout(dout_o), //output [0:0] dout
    .clk(clk_i), //input clk
    .oce(oce_i), //input oce
    .ce(ce_i), //input ce
    .reset(reset_i), //input reset
    .ad(ad_i) //input [9:0] ad
);
```

# IP Core Generator 生成 pROM 示例

如用户需产生 1024X16、Bypass 读模式、同步复位模式下的 pROM IP,以 device 选择 GW1N-LV4LQ144C6/I5 为例,界面配置如图 3-64 所示,可根据用户需要,在 Initialization 窗口配置初始化文件,单击"OK",产生用户所需的 pROM IP 设计文件。

产生的 pROM IP 设计文件所在目录即为配置界面中"Create In"设置路径。

SUG284-1.9 51(155)




# 图 3-64 pROM 的 IP Customization 设置

# 3.1.9 rROM

rROM 是只读模式,可通过 rROM、rROMX9 两种高云器件实现, rROM 与 ROM 相比,删除了端口 WRE。在 IP Core Generator 界面中,单击"rROM",界面右侧会显示 rROM 的相关信息概要,如图 3-65 所示。


SUG284-1.9 52(155)

#### 图 3-65 rROM 的信息概要



在 IP Core Generator 界面中,双击"rROM",弹出 rROM 的"IP Customization"窗口。窗口包括"File"配置框、"Options"配置框、端口配置框图和帮助按钮"Help",如图 3-66 所示。

#### 图 3-66 rROM 的 IP Customization 窗口结构



SUG284-1.9 53(155)

#### 1. File 配置框

File 配置窗口用于配置产生的 rROM 实例化文件的相关信息,如图 3-66 中标注的 File 配置框所示。

rROM的 File 配置框的使用和 SP 模块的类似,请参考 <u>3.1</u>Block Memory > 3.1.1SP 中的 File 配置框。

# 2. Options 配置框

Options 配置框用于用户自定义只读端口模式存储器的配置信息,如图 3-66 中标注的 Options 配置框所示。

rROM 的 Options 配置框的使用和 SP 模块的类似,请参考 <u>3.1</u>Block Memory > <u>3.1.1</u>SP 中的 Options 配置。

#### 注!

- rROM 的工作模式为只读模式, Options 配置框中可配置的 Read Mode 为 Bypass 和 Pipeline。
- Options 配置中的初始化文件(Memory initialization File)中的数据宽度应和配置中的数据宽度(Data Width)保持一致,否则产生的 rROM 实例 Init 值默认初始化为 0,并在 Output 窗口中弹出如下信息: Error (MG2105): Initial values' width is unequal to user's width.

#### 3. 端口配置框图

配置框图显示当前 IP Core 的配置结果示例框图,输入输出端口的位宽 根据 Options 配置实时更新,如图 3-66 中标注的端口配置框所示;

Options 配置中的地址深度 Address Depth 配置影响 ad 的位宽,数据位宽 Data Width 配置影响 dout 的位宽。

# 4. Help 按钮

单击 "Help",显示 IP Core 的配置信息页面,如图 3-67 所示。

### 图 3-67 Help 信息

Information

## rROM

# Type: rROM Vendor: GOWIN Semiconductor B-SRAM can be configured as rROM. In this mode, the design supports different read data widths. It can be initialized by a memory initialization file, and also supports two read modes (bypass and pipeline).

#### Options

Option	Description
Width & Depth	Address Depth - Set the size of the address depth.
	Data Width - Set the size of the data width.
Read Mode	Read Mode - Set whether the read mode is bypass mode or pipeline mode.
	Calculate - Calculate the resource usage in the design and display results below.
	rROM Usage - Display the number of rROM used.
Resources Usage	DFF Usage - Display the number of DFF used.
	LUT Usage - Display the number of LUT used.
	MUX Usage - Display the number of MUX used.
Reset Mode	Reset Mode - Set whether the reset mode is synchronous or asynchronous.
Initialization	Memory Initialization File - Set the memory initialization file (.mi) path.

Help 页面包括当前 IP Core 的概要介绍,以及 Options 各项配置的简要说明。

SUG284-1.9 54(155)


## IP 生成文件

如图 3-68 所示, rROM 的 "IP Customization" 窗口配置完成后,单击 "OK",产生以配置文件 "File Name" 命名的三个文件:

- 例化高云原语 rROM 设计文件 "gowin\_rrom.v";
- 用户例化该 IP 设计文件的模板文件 "gowin rrom tmp.v";
- 例化原语 rROM 的配置文件 "gowin\_rrom.ipc"。

如配置中选择的语言是 VHDL,产生的前两个文件名后缀为.vhd。下述以 verilog 语言为例介绍产生的文件。

#### 图 3-68 配置的 IP Customization



#### 例化 rROM 设计文件

例化 rROM 设计文件为完整的 verilog 模块,模块中根据"IP Customization"中的 rROM 配置,产生实例化的 rROM,如图 3-69 所示。 注!

产生的实例 rROM 的 dout 的数据宽度和 "IP Customization" 中的 rROM 配置一致

SUG284-1.9 55(155)

#### 图 3-69 例化 rROM 设计文件

```
module Gowin rROM (dout, clk, oce, ce, reset, ad);
output [0:0] dout;
input clk;
input oce;
input ce;
input reset;
input [9:0] ad;
wire gw_gnd;
assign gw_gnd = 1'b0;
rROM rrom_inst_0 (
    .DO(dout[0]),
    .CLK(clk),
    .OCE (oce),
    .CE(ce),
    .RESET (reset),
    .BLKSEL({gw_gnd,gw_gnd,gw_gnd}),
    .AD({gw gnd,gw gnd,gw gnd,ad[9:0]})
);
defparam rrom inst 0.READ MODE = 1'b0;
defparam rrom_inst_0.BIT_WIDTH = 1;
defparam rrom inst 0.BLK SEL = 3'b000;
defparam rrom_inst_0.RESET_MODE = "SYNC";
endmodule //Gowin rROM
```

#### 用户例化 IP 设计文件的模板文件

IP Core Generator 工具考虑用户的实际应用,在产生例化 rROM 设计文件的同时,亦提供用户例化该 IP 设计文件的模板文件,如图 3-70 所示。

#### 图 3-70 用户例化 IP 设计文件的模板文件

```
Gowin_rROM your_instance_name(
   .dout(dout_o), //output [0:0] dout
   .clk(clk_i), //input clk
   .oce(oce_i), //input oce
   .ce(ce_i), //input ce
   .reset(reset_i), //input reset
   .ad(ad_i) //input [9:0] ad
);
```

#### IP Core Generator 生成 rROM 示例

如用户需产生 1024X16、Bypass 读模式、同步复位模式下的 rROM IP,以 device 选择 GW1N-LV4LQ144C6/I5 为例,界面配置如图 3-71 所示,可根据用户需要,在 Initialization 窗口配置初始化文件,单击"OK",产生用户所需的 rROM IP 设计文件。

产生的 rROM IP 设计文件所在目录即为配置界面中 "Create In"设置路径。

SUG284-1.9 56(155)

#### ? X rROM Target Device: GW1N-LV4LQ144C6/I5 Language: Verilog Create In: D:\IDE\_test\fpga\_project\src\gowin\_rrom ... File Name: gowin\_rrom Width & Depth-Read Mode Address Depth: 1024 Read Mode: Bypass ad[9:0] Data Width: 16 <u>A</u> Resources Usage DFF Usage: 0 Calculate rROM Usage: 1 LUT Usage: 0 MUX Usage: 0 dout[15:0] Reset Mode: Synchronous Asynchronous Memory Initialization File: . . . **Q** OK Cancel Help

# 图 3-71 rROM 的 IP Customization 设置

# 3.2 **DSP**


当前, DSP 模块支持五种高云器件的产生: ALU54、MULT、MULTADDALU、MULTALU、PADD。

# 3.2.1 ALU54

ALU54 实现 54 位算数逻辑运算。在 IP Core Generator 界面中,单击 "ALU54",界面右侧会显示 ALU54 的相关信息概要,如图 3-72 所示。

SUG284-1.9 57(155)

# 图 3-72 ALU54 的信息概要



在 IP Core Generator 界面中,双击"ALU54",弹出 ALU54 的"IP Customization"窗口,如图 3-73 所示。该窗口包括"File"配置框、"Options"配置框、端口配置框图和帮助按钮"Help"。

SUG284-1.9 58(155)

#### ? X 🐁 IP Customization ALU54 File配置框 Language: Verilog Target Device: GW1N-LV4LQ144C6/I5 Create In: E:\1.9test\ip\_core\src\gw\_alu54 Module Name: GW\_ALU54 File Name: gw\_alu54 Options Data Options ALU Mode: A + B Width Data Type dout[53:0] 54 🖨 (1-54) Signed ▼ 54 🖨 (1-54) Signed ▼ Register Options Options配置框 cas o[54:0] Reset Mode: Synchronous Asynchronous ▼ Enable Input A Register Enable Input B Register b[53:0] ■ Enable ACCLOAD Register ☑ Enable Output Register 端口配置框 Help按钮 OK Cancel Help

#### 图 3-73 ALU54 的 IP Customization 窗口结构

# 1. File 配置框

File 配置框用于配置产生 ALU54 实例化文件的相关信息,如图 3-73 标注的 File 配置框所示。


ALU54 的 File 配置框的使用和 SP 模块的类似,请参考  $\underline{3.1}$ Block Memory >  $\underline{3.1.1}$ SP 中的 File 配置框。

#### 注!

当选择 Device GW1N-1 时,由于该 Device 不支持 DSP,在 IP Core Generator 界面的左侧,DSP 的各个模块置灰不可选,如图 3-74 所示。

SUG284-1.9 59(155)

#### 图 3-74 DSP 部分界面变灰



# 2. Options 配置框

Options 配置框用于配置例化高云原语 ALU54 设计文件中 ALU54 的配置信息,如图 3-73 标注的 Options 配置框所示。

- ALU Mode Option: 配置 ALU54 的运算模式。可选择:
  - A + B:
  - A-B:
  - Accum + A + B:
  - Accum + A B:
  - Accum A + B:
  - Accum A B:
  - B + CASI:
  - Accum + B + CASI:
  - Accum B + CASI:
  - A + B + CASI:
  - A B + CASI:
- Data Options:配置数据选项。

配置 ALU54 输入数据位宽。输入 A/B 端的数据可配置为 1-54 位;输出端口数据位宽无需用户配置,其会根据输入位宽自动调整位宽;"Data Type"选项可配置为 Signed、Unsigned。

- Register Options:配置寄存器工作模式。
  - "Reset Mode"选项配置 ALU54 的复位模式,支持同步模式 "Synchronous"和异步模式 "Asynchronous";
  - "Enable Input A Register" 配置 Input A register;
  - "Enable Input B Register" 配置 Input B register;
  - "Enable ACCLOAD Register" 配置 ACCLOAD register;

SUG284-1.9 60(155)

- "Enable Output Register" 配置 Output register。

## 3. 端口配置框图

配置框图显示当前 IP Core 的配置结果示例框图,输入输出端口的位宽 根据 Options 配置实时更新,如图 3-73 标注的端口配置框所示。

4. Help 按钮

单击"Help",显示 IP Core 的配置信息的页面,如图 3-75 所示。

## 图 3-75 Help 信息

#### ALU54

Type:	ALU54
Vendor:	GOWIN Semiconductor
Summary:	Each gwDSP macro supports one flexible 54-bit ALU which provides robust extension to MULT part. The ALU54 can be used independently, and it can implement the following operation modes:  • A + B • A - B • A - CCUM + A + B • A - CCUM + A - B • A - CCUM - A - B • B + CASI • A - CCUM + B - CASI • A - CCUM - B + CASI • A - CCUM - B + CASI • A - CCUM - B + CASI • A - B + CASI • A - B + CASI

#### **Options**

Option	Description
ALU54 Mode Option	ALU54 Mode - Set one of the ALU54 operation modes.
	Input A Width - Set the size of the first item in the ALU54.
Data Options	Input B Width - Set the size of the second item in the ALU54.
	Data Type - Set the data format of the inputs as signed or unsigned.
	Reset Mode - Set whether the reset mode is synchronous or asynchronous.
Register Options	Enable Register - Enable or disable registers. For example, if you choose Enable Input A Register, the input data will go through one register.

## IP 生成文件


如图 3-76 所示,ALU54 的"IP Customization"窗口配置完成后,单击"OK",产生以配置文件"File Name"命名的三个文件:

- 例化高云原语 ALU54 设计文件 "gw\_alu54.v";
- 用户例化该 IP 设计文件的模板文件 "gw alu54 tmp.v";
- 例化原语 ALU54 的配置文件 "gw\_alu54.ipc"。

如配置中选择的语言是 VHDL,产生的前两个文件名后缀为.vhd。下述以 verilog 语言为例介绍产生的文件。

SUG284-1.9 61(155)

#### 图 3-76 配置的 IP Customization



## 例化 ALU54 设计文件

例化 ALU54 设计文件为完整的 verilog 模块,模块中根据"IP Customization"中的 ALU54 配置,产生了实例化的 ALU54,如图 3-77 所示。

SUG284-1.9 62(155)

#### 图 3-77 例化 ALU54 设计文件

```
module GW ALU54 (dout, caso, a, b, ce, clk, reset);
output [53:0] dout;
output [54:0] caso;
input [53:0] a;
input [53:0] b;
input ce;
input clk;
input reset;
wire gw_vcc;
wire gw_gnd;
assign gw_vcc = 1'b1;
assign gw_gnd = 1'b0;
ALU54D alu54d_inst (
                   .DOUT (dout),
                    .CASO(caso),
                    .A(a),
                    .B(b),
                    .ASIGN(aw vcc).
                    .BSIGN(gw_vcc),
                    . \texttt{CASI} \ ( \{ \texttt{gw\_gnd}, \texttt{gw
                    .ACCLOAD(gw_gnd),
                    .CE(ce),
                    .CLK(clk).
                    .RESET (reset)
defparam alu54d_inst.AREG = 1'b1;
defparam alu54d_inst.BREG = 1'b1;
defparam alu54d_inst.ASIGN_REG = 1'b0;
defparam alu54d inst.BSIGN REG = 1'b0;
defparam alu54d_inst.ACCLOAD_REG = 1'b0;
defparam alu54d_inst.OUT_REG = 1'b1;
defparam alu54d_inst.B_ADD_SUB = 1'b0;
defparam alu54d inst.C ADD SUB = 1'b0;
defparam alu54d inst.ALUD MODE = 0;
defparam alu54d_inst.ALU_RESET_MODE = "SYNC";
endmodule //GW_ALU54
```

## 用户例化该 IP 设计文件的模板文件

IP Core Generator 工具考虑用户的实际应用,在产生例化 ALU54 设计文件的同时,还提供用户例化该 IP 设计文件的模板文件,如图 3-78 所示。

#### 图 3-78 用户例化该 IP 设计文件的模板文件

```
GW_ALU54 your_instance_name(
   .dout(dout_o), //output [53:0] dout
   .caso(caso_o), //output [54:0] caso
   .a(a_i), //input [53:0] a
   .b(b_i), //input [53:0] b
   .ce(ce_i), //input ce
   .clk(clk_i), //input clk
   .reset(reset_i) //input reset
);
```

## IP Core Generator 生成 ALU54 示例


如用户需产生 54 位与 54 位相加、有 Register 的同步 ALU54 IP,以 device 选择 GW2A-LV55PG1156C8/I7 为例,界面配置如图 3-79 所示,单

SUG284-1.9 63(155)

击 "OK",即可产生用户所需的 ALU54 IP 设计文件。

产生的 ALU54 IP 设计文件所在目录即为配置界面中"Create In"设置路径。

#### 图 3-79 ALU54 IP Customization 设置




## 3.2.2 MULT

MULT 实现乘法运算功能。在 IP Core Generator 界面中单击 MULT, 界面右侧会显示 MULT 的相关信息概要,如图 3-80 所示。


SUG284-1.9 64(155)

#### 图 3-80 MULT 的信息概要



在 IP Core Generator 界面中双击 MULT, 弹出 MULT 的 "IP Customization"窗口,如图 3-81 所示。该窗口包括"File"配置框、"Options"配置框、端口配置框图以及帮助按钮 "Help"。

#### 图 3-81 MULT 的 IP Customization 窗口结构



1. File 配置框

SUG284-1.9 65(155)

File 配置框用于配置产生 MULT 实例化文件的相关信息,如图 3-81 中标注的 File 配置框所示。

MULT 的 File 配置框的使用和 SP 模块的类似,请参考 <u>3.1</u>Block Memory > <u>3.1.1</u>SP 中的 File 配置框。

## 2. Options 配置框

Options 配置框用于配置例化高云原语 MULT 设计文件中 MULT 的配置信息,如图 3-81 标注的 Options 配置框所示。

- Data Options: 配置数据选项。
  - 输入端口(Input A Width/ Input B Width)最大数据位宽为 36;
  - 输出端口数据位宽(Output Width)无需用户配置,它会根据输入位宽自动调整位宽,例化时会根据位宽生成 MULT9X9,MULT18X18, MULT36X36。
  - 输入端口 A/B 可配置为 Parallel、Shift;
  - 数据类型可配置为 Unsigned、Signed。
- Shift Output Options: 能否使能 shift out 功能,输入端口(Input A Width/ Input B Width)都小于等于 18 时,可使用此功能。

#### 注!

输入端口(Input A Width/ Input B Width)任一项大于 18 时,Shift Output Options 置灰,不可使用。

● Register Options: 该选项的功能、用法与 ALU54 的 Register Options 选项相同,请参考 3.2.1ALU54 中的 Option 配置框。

#### 3. 端口配置框图

配置框图显示当前 IP Core 的配置结果示例框图,输入输出端口的个数以及位宽根据 Options 配置实时更新,如图 3-81 中标注的端口配置框所示。

## 4. Help 按钮

单击 "Help",显示 IP Core 的配置信息的页面,如图 3-82 所示。Help 页面包括当前 IP Core 的概要介绍,以及 Options 各项配置的简要说明。

## 图 3-82 Help 信息

#### **MULT**

# Information Type: MULT Vendor: GOWIN Semiconductor Based on the needs of multiplication width, the multipliers can be configured as 9x9, 18x18, 36x18 or 36x36 mode. Each gwDSP macro can be configured as one of the three operation modes: one 36x18 multiplier, two 18x18 multipliers or four

#### Options

Option	Description
	Input A Width - Set the size of the first item in the multiplication.
	Input B Width - Set the size of the second item in the multiplication.
Data Options	Output Width - Size of the output. The output size is the sum of the input A and input B bit sizes.
	Source - Set the source of the input A/B as Parallel or Shift.
	Data Type - Set the data format of the inputs as signed or unsigned.
	Enable Shift Output A - Enable or disable the shift out port A of the multiplication.
Shift Output Options	Enable Shift Output B – Enable or disable the shift out port B of the multiplication.
	Note: If either of the A and B inputs is greater than 18 bits, the input and output shift options are not available.
	Reset Mode - Set whether the reset mode is synchronous or asynchronous.
Register Options	Enable Register - Enable or disable registers. For example, if you choose Enable Input A Register, the input data will go through one register.

SUG284-1.9 66(155)

## IP 生成文件


如图 3-83 所示, MULT 的"IP Customization"窗口配置完成后,单击"OK",产生以配置文件"File Name"命名的三个文件:

- 例化高云原语 MULT 设计文件 "gw\_mult.v";
- 用户例化该 IP 设计文件的模板文件 "gw\_mult\_tmp.v";
- 例化原语 MULT 的配置文件 "gw\_mult.ipc"。

如配置中选择的语言是 VHDL,产生的前两个文件名后缀为.vhd。下述以 verilog 语言为例介绍产生的文件。

配置 MULT 的"IP Customization"窗口,如图 3-83 所示。

#### 图 3-83 配置的 IP Customization



#### 例化 MULT 设计文件

例化 MULT 设计文件为完整的 verilog 模块,模块中根据"IP Customization"中的 MULT 配置,产生了实例化的 MULT,如图 3-84 所示。

SUG284-1.9 67(155)

#### 图 3-84 例化 MULT 设计文件

## 用户例化该 IP 设计文件的模板文件

IP Core Generator 工具考虑用户的实际应用,在产生例化 MULT 设计文件的同时,亦提供用户例化该 IP 设计文件的模板文件,如图 3-85 所示。

## 图 3-85 用户例化该 IP 设计文件的模板文件

```
GW_MULT your_instance_name(
   .dout(dout_o), //output [35:0] dout
   .a(a_i), //input [17:0] a
   .b(b_i), //input [17:0] b
   .ce(ce_i), //input ce
   .clk(clk_i), //input clk
   .reset(reset_i) //input reset
);
```


## IP Core Generator 生成 MULT 示例

如用户需产生 9 位有符号数乘法、Bypass 模式的 MULT IP, 以 device 选择 GW2A-LV55PG1156C8/I7 为例, 界面配置如图 3-86 所示, 单击"OK", 产生用户所需的 MULT IP 设计文件。

产生的 MULT IP 设计文件所在目录即为配置界面中"Create In"设置路径。

SUG284-1.9 68(155)


#### 图 3-86 MULT IP Customization 设置



## 3.2.3 MULTADDALU

MULTADDALU 实现乘法器二次求和或累加功能。在 IP Core Generator 界面中,单击"MULTADDALU",界面右侧会显示 MULTADDALU 的相关信息概要,如图 3-87 所示。


## 图 3-87 MULTADDALU 的信息概要



SUG284-1.9 69(155)

在 IP Core Generator 界面中,双击"MULTADDALU",弹出 MULTADDALU 的"IP Customization"窗口。该窗口包括"File"配置框、"Options"配置框、端口配置框图和帮助按钮"Help",如图 3-88 所示。

#### 图 3-88 MULTADDALU 的 IP Customization 窗口结构



#### 1. File 配置框

File 配置框用于配置产生 MULTADDALU 实例化文件的相关信息,如图 3-88 标注的 File 配置框所示。

MULTADDALU 的 File 配置框的使用和 SP 模块的类似,请参考 <u>3.1</u>Block Memory > <u>3.1.1</u>SP 中的 File 配置框。

## 2. Options 配置框

Options 配置框用于配置例化高云原语 MULTADDALU 设计文件中 MULTADDALU 的配置信息,如图 3-88 标注的 Options 配置框所示。

- MULTADDALU Mode Option:配置 MULTADDALU 的运算模式。可 选择:
  - A0\*B0 + A1\*B1
  - A0\*B0 A1\*B1
  - A0\*B0 + A1\*B1 + C
  - A0\*B0 + A1\*B1 C
  - A0\*B0 A1\*B1 + C
  - A0\*B0 A1\*B1 C
  - Accum + A0\*B0 + A1\*B1
  - Accum + A0\*B0 A1\*B1
  - A0\*B0 + A1\*B1 + CASI
  - A0\*B0 A1\*B1 + CASI:

SUG284-1.9 70(155)

● MULTADDALU 的 Data Options 和 Register Options 配置框的使用 和 MULT 模块的类似,请参考 <u>3.2.2</u>MULT。

## 3. 端口配置框图

配置框图显示当前 IP Core 的配置结果示例框图,输入输出端口的位宽根据 Data Options 和 Register Options 配置实时更新,如图 3-88 中标注的端口配置框所示。

4. Help 按钮 单击 "Help",显示 IP Core 的配置信息的页面,如图 3-89 所示。

## 图 3-89 Help 信息

#### **MULTADDALU**

#### Information

Type:	MULTADDALU
Vendor:	GOWIN Semiconductor
Summary:	Each gwDSP macro can implement the sum of two 18x18 multipliers. The alu two-18x18 mode can be composed of two 18x18 multipliers and one ALU. The MULTADDALU can be configured to work in the following operation modes:  • A0"80 + A1"81 • A0"80 - A1"81 + C • A0"80 + A1"81 - C • A0"80 - A1"81 - C • A0"80 - A1"81 - C • A0"80 - A1"81 - C • A0cum + A0"80 + A1"81 • Accum + A0"80 + A1"81 • Accum + A0"80 + A1"81 • A0"80 - A1"81 + CASI • A0"80 - A1"81 + CASI

#### **Options**

Option	Description
MULTADDALU Mode Option	MULTADDALU Mode - Set one of the MULTADDALU operation modes.
-1.00	Enable Shift Output A - Enable or disable the shift out port A of the DSP.
Shift Output Options	Enable Shift Output B - Enable or disable the shift out port B of the DSP.
	Input A0 Width - Set the size of the first item in the first multiplication.
	Input B0 Width - Set the size of the second item in the first multiplication.
	Input A1 Width - Set the size of the first item in the second multiplication.
Data Options	Input B1 width - Set the size of the second item in the second multiplication.
	Input C width - Set the size of input C.
	Source - Set the source of the input A0/B0/A1/B1 as Parallel or Shift.
	Data Type - Set the data format of the input A0/B0/A1/B1 as signed or unsigned.
	Reset Mode - Set whether the reset mode is synchronous or asynchronous.
Register Options	Enable Register - Enable or disable registers. For example, if you choose Enable Input A0 Register, the input data wil go through one register.

Help 页面包括 IP Core 的概要介绍,以及 Data Options 和 Register Options 各项配置的简要说明。

## IP 生成文件


如图 3-90 所示, MULTADDALU 的 "IP Customization" 窗口配置完成后,单击 "OK",产生以配置文件 "File Name" 命名的三个文件:

- 例化高云原语 MULTADDALU 设计文件 "gw\_multaddalu.v";
- 用户例化该 IP 设计文件的模板文件 "gw multaddalu tmp.v";
- 例化原语 SP 的配置文件 "gw\_multaddalu.ipc"。

如配置中选择的语言是 VHDL,产生的前两个文件名后缀为.vhd。下述以 verilog 语言为例介绍产生的文件。

SUG284-1.9 71(155)

#### 图 3-90 配置的 IP Customization



## 例化 MULTADDALU 设计文件

例化 MULTADDALU 设计文件为完整的 verilog 模块,模块中根据"IP Customization"中的 MULTADDALU 配置,产生了实例化的 MULTADDALU,如图 3-91 所示。

SUG284-1.9 72(155)

#### 图 3-91 例化 MULTADDALU 设计文件

```
module GM_MILIADRALU (dout, caso, so, b0, s1, b1, ce, clk, reset);

cutput [46:0] dout;
cutput [36:0] dout;
cutput [17:0] b3;
imput [17:0] b3;
imput [17:0] b1;
imput [17:0] b1;
imput [17:0] b2;
imput [17:0] b2;
imput [17:0] b3;
imput [17:0] b3;
imput [17:0] b2;
imput [17:0] b3;
imput [17:0] b3;
imput [17:0] b4;
imput [18:0] dout, w;
wise [17:0] sos, w;
wise [17:0]
```

## 用户例化该 IP 设计文件的模板文件

IP Core Generator 工具考虑用户的实际应用,在产生例化 MULTADDALU 设计文件的同时, 亦提供用户例化该 IP 设计文件的模板文件, 如图 3-92 所示。

#### 图 3-92 用户例化该 IP 设计文件的模板文件

```
GW_MULTADDALU your_instance_name(
    .dout(dout_o), //output [36:0] dout
    .caso(caso_o), //output [54:0] caso
    .a0(a0_i), //input [17:0] a0
    .b0(b0_i), //input [17:0] b0
    .a1(a1_i), //input [17:0] a1
    .b1(b1_i), //input [17:0] b1
    .ce(ce_i), //input ce
    .clk(clk_i), //input clk
    .reset(reset_i) //input reset
);
```

## IP Core Generator 生成 MULTADDALU 示例


如用户需产生 18 位有符号数乘法器二次求和、Bypass 模式、同步复位的 MULTADDALU IP,以 device 选择 GW2A-LV55PG1156C8/I7 为例,界面

SUG284-1.9 73(155)

配置如图 3-93 所示,单击 "OK",即可产生用户所需的 MULTADDALU IP 设计文件。

产生的 MULTADDALU IP 设计文件所在目录即为配置界面中"Create In" 设置路径。

## 图 3-93 MULTADDALU IP Customization 设置




## 3.2.4 MULTALU

MULTALU 实现乘积求和或累加的功能。在 IP Core Generator 界面中,单击 MULTALU,界面右侧会显示 MULTALU 的相关信息概要,如图 3-94 所示。


SUG284-1.9 74(155)

#### 图 3-94 MULTALU 的信息概要



在 IP Core Generator 界面中,双击"MULTALU",弹出 "IP Customization"窗口。该窗口包括"File"配置框、"Options"配置框、端口配置框图和帮助按钮"Help",如图 3-95 所示。

## 图 3-95 MULTALU 的 IP Customization 窗口结构



SUG284-1.9 75(155)

## 1. File 配置框

File 配置框用于配置产生 MULTALU 实例化文件的相关信息,如图 3-95 中标注的 File 配置框所示。

MULTALU 的 File 配置框的使用和 SP 模块的类似,请参考 <u>3.1</u>Block Memory > <u>3.1.1</u>SP 中的 Option 配置框。

## 2. Options 配置框

Options 配置框用于配置例化高云原语 MULTALU 设计文件中 MULTALU 的配置信息,如图 3-95 标注的 Options 配置框所示。

MULTALU Mode Option:

IP Core 中的 MULTALU 根据输入端口的位宽可以生成两种模块: MULTALU36X18 或 MULTALU18X18。当 Input A 和 Input B 的 width 都小于或等于 18 位时,Options 配置框右侧的 MULTALU Mode Options 中MULTALU36X18 Mode 置灰,MULTALU18X18 Mode 可以配置为:

- A\*B + C
- A\*B C
- Accum + A\*B + C
- Accum + A\*B C
- Accum A\*B + C
- Accum A\*B C
- A\*B + CASI
- Accum + A\*B + CASI
- Accum A\*B + CASI
- A\*B + D + CASI
- A\*B D + CASI
- 当 Input B 的 width 大于 18 位时, MULTALU18X18 Mode 置灰, MULTALU36X18 Mode 可以配置为:
  - A\*B + C
  - A\*B C
  - Accum + A\*B
  - A\*B + CASI
- MULTALU 的 Data Options 和 Register Options 配置框的使用和 MULT 模块的类似,请参考 3.2.2MULT。
- 3. 端口配置框图

配置框图显示当前 IP Core 的配置结果示例框图,输入输出端口的位宽根据 Options 配置实时更新,如图 3-95 中标注的配置框图所示。

4. Help 按钮

单击"Help",显示 IP Core 的配置信息的页面,如图 3-96 所示。

SUG284-1.9 76(155)

## 图 3-96 Help 信息

#### **MULTALU**

#### Information

Type:	MULTALU
Vendor:	GOWIN Semiconductor
Summary:	Each gwDSP macro can implement the Multiplier ALU mode. The MULTALU represents two functional modules, including MULTALU18x18 and MULTALU36x18. It can implement the following operation modes:  A*B + C A*B + C A*CUM + A*B + C A*CUM + A*B + C A*CUM + A*B + C A*CUM - A*C A*C A*CUM - A*C

#### Options

Option	Description
	Input A Width - Set the size of the first item in the multiplication.
	Input B Width - Set the size of the second item in the multiplication.
Data Options	Input C Width - Set the size of input C.
	Input D width - Set the size of input D.
	Data Type - Set the data format of the input A/B/D as signed or unsigned.
MULTALU Mode Options  Register Options	MULTALU18x18 Mode - Set one of the MULTALU18X18 operation modes, the option is available only when widthB <= 18.
	MULTALU36x18 Mode - Set one of the MULTALU36X18 operation modes, the option is available only when widthB > 18.
	Reset Mode - Set whether the reset mode is synchronous or asynchronous.
	Enable Register - Enable or disable registers. For example, if you choose Enable Input A Register, the input data will go through one register.

## IP 生成文件


如图 3-97 所示,MULTALU 的"IP Customization"窗口配置完成后,单击"OK",产生以配置文件"File Name"命名的三个文件:

- 例化高云原语 MULTALU 设计文件 "gw\_multalu.v";
- 用户例化该 IP 设计文件的模板文件 "gw\_ multalu \_tmp.v";
- 例化原语 MULTALU 的配置文件 "gw\_ multalu.ipc"。

如配置中选择的语言是 VHDL,产生的前两个文件名后缀为.vhd。下述以 verilog 语言为例介绍产生的文件。

SUG284-1.9 77(155)

#### 图 3-97 配置的 IP Customization



## 例化 MULTALU 计文件

例化 MULTALU 设计文件为完整的 verilog 模块,模块中根据"IP Customization"中的 MULTALU 配置,产生实例化的 MULTALU,如图 3-98 所示。

SUG284-1.9 78(155)

#### 图 3-98 例化 MULTALU 设计文件

```
module GW MULTALU (dout, caso, a, b, c, ce, clk, reset);
output [53:0] dout;
output [54:0] caso;
input [17:0] a;
input [17:0] b;
 input [53:0] c;
input ce;
input clk:
input reset;
wire gw_vcc;
wire gw_gnd;
assign gw_vcc = 1'b1;
assign gw_gnd = 1'b0;
MULTALU18X18 multalu18x18 inst (
           .DOUT (dout) ,
            .CASO(caso),
            .A(a),
           .B(b).
            .C(c),
            .ASIGN (gw_vcc)
            .BSIGN(gw_vcc),
            .DSIGN(gw_vcc),
            . \texttt{CASI} ( \{ gw\_gnd, gw\_gn, gw\_gnd, gw\_gnd, gw\_gn, gw\_gn, gw\_gn, gw\_gn, gw\_gn, gw\_gn, gw\_gn
            .ACCLOAD (gw_gnd) ,
            .CE(ce).
            .CLK(clk),
            .RESET (reset)
defparam multalu18x18_inst.AREG = 1'b1;
defparam multalu18x18_inst.BREG = 1'b1;
defparam multalu18x18_inst.CREG = 1'b0;
defparam multalu18x18_inst.DREG = 1'b0;
defparam multalu18x18_inst.OUT_REG = 1'b1;
defparam multalu18x18_inst.PIPE_REG = 1'b0;
defparam multalu18x18_inst.ASIGN_REG = 1'b0;
defparam multalu18x18_inst.BSIGN_REG = 1'b0;
defparam multalu18x18_inst.DSIGN_REG = 1'b0;
defparam multalu18x18_inst.ACCLOAD_REGO = 1'b0;
defparam multalu18x18_inst.ACCLOAD_REG1 = 1'b0;
defparam multalu18x18_inst.B_ADD_SUB = 1'b0;
defparam multalu18x18_inst.C_ADD_SUB = 1'b0;
defparam multalu18x18_inst.MULTALU18X18_MODE = 0;
defparam multalu18x18_inst.MULT_RESET_MODE = "SYNC";
endmodule //GW MULTALU
```

## 用户例化该 IP 设计文件的模板文件

IP Core Generator 工具考虑用户的实际应用,在产生例化 MULTALU 设计文件的同时,亦提供用户例化该 IP 设计文件的模板文件,如图 3-99 所示。

## 图 3-99 用户例化该 IP 设计文件的模板文件

```
GW_MULTALU your_instance_name(
    .dout(dout_o), //output [53:0] dout
    .caso(caso_o), //output [54:0] caso
    .a(a_i), //input [17:0] a
    .b(b_i), //input [17:0] b
    .c(c_i), //input [53:0] c
    .ce(ce_i), //input ce
    .clk(clk_i), //input clk
    .reset(reset_i) //input reset
);
```

## IP Core Generator 生成 MULTALU 示例


如用户需产生 18 位有符号数乘法器求和, Register 模式的同步

SUG284-1.9 79(155)

MULTALU IP, 以 device 选择 GW2A-LV55PG1156C8/I7 为例, 界面配置如图 3-100 所示, 单击"OK", 产生用户所需的 MULTALU IP 设计文件。

产生的 MULTALU IP 设计文件所在目录即为配置界面中"Create In"设置路径。

## 图 3-100 MULTALU IP Customization 设置




## 3.2.5 PADD

PADD 实现预加、预减或移位功能。在 IP Core Generator 界面中,单击 "PADD",界面右侧即会显示 PADD 的相关信息概要,如图 3-101 所示。


SUG284-1.9 80(155)

#### 图 3-101 PADD 信息概要



在 IP Core Generator 界面中,双击"PADD",弹出"IP Customization"窗口。该窗口包括"File"配置框、"Options"配置框、端口配置框图和帮助按钮"Help",如图 3-102 所示。

## 图 3-102 PADD 的 IP Customization 窗口结构



SUG284-1.9 81(155)

## 1. File 配置框

File 配置框用于配置产生的 PADD 实例化文件的相关信息,如图 3-102 中标注的 File 配置框所示。

PADD 的 File 配置框的使用和 SP 模块的类似,请参考 <u>3.1</u>Block Memory > 3.1.1SP 中的 File 配置框。

## 2. Options 配置框

Options 配置框用于配置例化高云原语 PADD 设计文件中 PADD 的配置信息,如图 3-102 标注的 Options 配置框所示。

- Data Options: 配置数据选项。
  - 输入端口(Input A Width/Input B Width)最大数据位宽为 18;
  - 输出端口数据位宽(output Width)无需用户配置,它会根据输入位宽自动调整位宽,例化时会根据位宽决定生成 PADD9 或PADD18。
  - 输入端口 A 的数据来源可通过 "Input A Source" 选项配置为 Parallel 和 Shift:
  - 输入端口 B 的数据来源可通过"Input B Source"选项配置为 Parallel、Backward Shift。
- Shift Output & Add/Sub Options: 使能 Shift Output、Backward Shift Output 和加減操作配置。
  - 使能 Shift Output 通过选中 "Enable Shift Output" 进行配置;
  - 使能 Backward Shift Output 通过选中"Enable Backward Shift Output"选项进行配置;
  - PADD 可通过配置 "Add/Sub Operation" 选项执行加法、减法。
- Register Options: 配置寄存器工作模式。
  - "Reset Mode"选项配置 PADD 的复位模式,支持同步模式 "Synchronous"和异步模式 "Asynchronous";
  - "Enable Input A Register" 配置 Input A register;
  - "Enable Input B Register" 配置 Input B register;
  - "Enable Output Register"配置 Output register。

#### 3. 端口配置框图

配置框图显示当前 IP Core 的配置结果示例框图,输入输出端口的个数以及位宽根据 Options 配置实时更新,如图 3-102 标注的配置框图所示。

## 4. Help 按钮

单击 "Help",显示 IP Core 的配置信息的页面,如图 3-103 所示。Help 页面包括当前 IP Core 的概要介绍,以及 Options 各项配置的简要说明。

SUG284-1.9 82(155)

## 图 3-103 Help 信息

#### **PADD**

#### Information

Type:	PADD
Vendor:	GOWIN Semiconductor
Summary:	Each gwDSP macro features two units of pre-adders at the first stage located before two multipliers. The pre-adder accepts two inputs. One is parallel 18-bit input 8 or Backward shift input, and the other is either parallel 18-bit input A or Shift input.

#### **Options**

Option	Description
	Input A Width - Set the size of the first item in the Pre-adder.
	Input B Width - Set the size of the second item in the Pre-adder.
Data Options	Output Width - Size of the output.
	Input A Source - Set the source of the input A as Parallel or Shift.
	Input B Source - Set the source of the input B as Parallel or Backward Shift.
	Enable Shift Output - Enable or disable the shift out port of the Pre-adder.
Shift Output & Add/Sub Options	Enable Backward Shift Output - Enable or disable the backward shift out port of the Pre-adder.
	Add/Sub Operation - Set whether the mode is in add or subtract mode.
Register Options	Reset Mode - Set whether the reset mode is synchronous or asynchronous.
	Enable Register - Enable or disable registers. For example, if you choose Enable Input A Register, the input data will go through one register.

## IP 生成文件


如图 3-104 所示,PADD 的"IP Customization"窗口配置完成后,单击"OK",产生以配置文件"File Name"命名的三个文件:

- 例化高云原语 PADD 设计文件"gw\_padd.v";
- 用户例化该 IP 设计文件的模板文件 "gw\_padd\_tmp.v";
- 例化原语 PADD 的配置文件 "gw\_padd.ipc"。

如配置中选择的语言是 VHDL,产生的前两个文件名后缀为.vhd。下述以 verilog 语言为例介绍产生的文件。

SUG284-1.9 83(155)

## 图 3-104 配置的 IP Customization



## 例化 PADD 设计文件

例化 PADD 设计文件为完整的 verilog 模块,模块中根据"IP Customization"中的 PADD 配置,产生实例化的 PADD,如图 3-105 所示。

SUG284-1.9 84(155)

#### 图 3-105 例化 PADD 设计文件

```
module GW PADD (dout, a, b, ce, clk, reset);
output [17:0] dout;
input [17:0] a;
input [17:0] b;
input ce;
input clk;
input reset;
wire [17:0] so w;
wire [17:0] sbo_w;
wire gw_gnd;
assign gw_gnd = 1'b0;
PADD18 padd18_inst (
    .DOUT (dout),
    .SO(so_w),
    .SBO(sbo w),
    .A(a),
    .B(b),
    .SI({gw gnd,gw gnd,
          gw_gnd,gw_gnd,gw_gnd,gw_gnd,gw_gnd,gw_gnd,gw_gnd,gw_gnd)),
    gw_gnd,gw_gnd,gw_gnd,gw_gnd,gw_gnd,gw_gnd,gw_gnd,gw_gnd)),
    .CE(ce).
    .CLK(clk),
    .RESET (reset),
    .ASEL (gw_gnd)
defparam padd18_inst.AREG = 1'b1;
defparam padd18_inst.BREG = 1'b1;
defparam padd18 inst.ADD SUB = 1'b0;
defparam padd18_inst.PADD_RESET_MODE = "SYNC";
defparam padd18_inst.BSEL_MODE = 1'b0;
defparam padd18_inst.SOREG = 1'b0;
endmodule //GW PADD
```

#### 用户例化该 IP 设计文件的模板文件

IP Core Generator 工具考虑用户的实际应用,在产生例化 PADD 设计文件的同时,亦提供用户例化该 IP 设计文件的模板文件,如图 3-106 所示。

## 图 3-106 用户例化该 IP 设计文件的模板文件

```
GW_PADD your_instance_name(
    .dout(dout_o), //output [17:0] dout
    .a(a_i), //input [17:0] a
    .b(b_i), //input [17:0] b
    .ce(ce_i), //input ce
    .clk(clk_i), //input clk
    .reset(reset_i) //input reset
);
```

## IP Core Generator 生成 PADD 示例


如用户需产生 18 位加法的同步 Register 模式 PADD IP, 以 device 选择 GW2A-LV55PG1156C8/I7 为例,界面配置如图 3-107 所示,单击"OK",产生用户所需的 PADD IP 设计文件。

产生的 PADD IP 设计文件所在目录即为配置界面中"Create In"设置路

SUG284-1.9 85(155)

径。

## 图 3-107 PADD IP Customization 设置



# 3.3 CLOCK


当前,CLOCK 模块支持 5 种高云器件的产生: PLL、rPLL、PLLVR、DLL、OSC。

## 3.3.1 PLL

PLL 可基于给定的输入 clkin 进行时钟相位调整、占空比调整、频率调整(倍频和分频)等来产生不同相位和频率的输出。在 IP Core Generator 界面中,单击"PLL",界面右侧会显示 PLL 的相关信息概要,如图 3-108 所示。

SUG284-1.9 86(155)

## 图 3-108 PLL 的信息概要



PLL 输出数据计算公式如下:

 $f_{CLKOUT} = (f_{CLKIN} * FDIV) / IDIV$ 

- 1.  $f_{CLKOUTD} = f_{CLKOUT} / SDIV$
- 2.  $f_{VCO} = f_{CLKOUT} * ODIV$

#### 注!

- f<sub>CLKIN</sub> 为输入时钟 CLKIN 频率;
- fclkout 为输出时钟 CLKOUT 频率;
- f<sub>CLKOUTD</sub> 为输出时钟 CLKOUTD 频率, CLKOUTD 是 CLKOUT 分频后的时钟;
- f<sub>vco</sub>为 VCO 震荡频率。

在 IP Core Generator 界面中双击"PLL",弹出 PLL 的"IP Customization" 窗口。该窗口包括"File"配置框、"Options"配置框、端口配置框图和帮助按钮"Help",如图 3-109 所示。

SUG284-1.9 87(155)

#### IP Customization PLL. Target Device: GW2A-LV55PG1156C8/I7 file配置框 Language: Verilog Create In: E:\ide\dad\8bit\_counter\src\gowin\_pll Module Name: Gowin PLL File Name: gowin pll General option配置框 Bypass General Mode Advanced Mode Expected Frequency (3.125~500): 400.000 Tolerance (%): 0.0 PLL Phase And Duty Cycle Adjustment VCO Divide Factor Dynamic Static O Dynamic PLL Reset PLL Power Down Initial Value: 2 ◯ Static 2 ▼ Clock Frequency (3~500): 100.000 Actual Frequency: 400 Divide Factor CLKOUTP O Dynamic Initial Value(1~64): 1 🖨 Phase And Duty Cycle Adjustment (Static) Static (1~64): 1 🕏 端口配置框 Phase (degree): 0.0 CLKIN Divider Reset Duty Cycle: 0.500 Calculate CLKOUTD Enable CLKOUTD Bypass Source: Internal ▼ -Divide Factor help按钮 OK Cancel Help

#### 图 3-109 PLL 的 IP Customization 窗口结构

## 1. File 配置框

File 配置框用于配置产生的 PLL 实例化文件的相关信息,如图 3-109 中标注的 File 配置框所示。

PLL 的 File 配置框的使用和 SP 模块的类似,请参考 <u>3.1</u>Block Memory > 3.1.1SP 中的 File 配置框。

#### 2. Options 配置框

Options 配置框用于配置例化高云原语 PLL 设计文件中 PLL 的配置信息,如图 3-109 标注的 Options 配置框所示。

- General: 配置一般模式和高级模式,配置输出相位和占空比调整的动态、静态模式和使能 PLL Reset。
  - "Mode"选项配置 IP Core 配置的模式,支持一般模式"General Mode"和高级模式"Advanced Mode";
  - "PLL Phase And Duty Cycle Adjustment"选项配置输出的占空 比和相位调整的模式,支持动态调整"Dynamic"和静态调整 "Static":
  - "PLL Reset"选项配置 PLL 的 Reset 使能模式:
  - "PLL Power Down"选项配置 reset\_p 端口使 PLL 处于节电模式。
- CLKIN: 配置 PLL 输入时钟的频率,分频参数的设置和 IDSEL Reset 使能模式。
  - "Clock Frequency (频率范围)"配置输入时钟的频率,范围由 device 决定:
  - "Divide Factor"可在高级模式下配置分频参数,支持动态模式

SUG284-1.9 88(155)

"Dynamic"和静态模式"Static",静态模式下可配置分频参数的具体数值,范围为 1~64。若 CLKOUT 的输出频率不在相应device 要求的范围内,单击"Calculate"或"OK",会弹出提示窗口提示错误,如图 3-110 所示;若 CLKIN/IDIV 的频率不在相应 device 要求的 Clock Frequency 范围内,单击"Calculate"或"OK",会弹出提示窗口提示错误,如图 3-111 所示;

- "CLKIN Divider Reset"选项配置 CLKIN Divider 复位端口。
- CLKFB: 配置 PLL 反馈时钟的源和倍频参数。
  - 配置反馈时钟的源时,"Source"选项可选择 Internal 和 External:
  - "Divide Factor"可在高级模式下配置倍频参数,支持动态模式 "Dynamic"和静态模式"Static",静态模式下可配置倍频参数 的具体数值,范围为 1~64,配置不合理时,单击"Calculate" 按钮或"OK"按钮,会弹出提示窗口提示错误,如图 3-110 所示。
- Enable LOCK: 使能 LOCK 端口。
- CLKOUT: 配置 PLL 输出时钟期望频率,配置 VCO 参数,配置输出时钟周期的微调参数。
  - "Bypass"选项可配置输出时钟的旁路功能;
  - "Expected Frequency (频率范围)"在一般模式下配置期望的输出时钟 CLKOUT 的频率,范围由 device 决定:
  - "Tolerance (%)"配置 CLKOUT 期望频率和计算出的实际频率 的允许误差。
  - "VCO Divide Factor"在高级模式下配置 VCO 参数支持动态模式"Dynamic"和静态模式"Static",静态模式下可配置分频参数的具体数值,范围为 2/4/8/16/32/48/64/80/96/112/128,配置不合理时,单击"Calculate"或"OK",会弹出提示窗口提示错误,如图 3-110 所示;
  - "Actual Frequency"显示经计算得出的 CLKOUT 实际频率, 无需用户配置。
- CLKOUTP: 配置相移时钟周期微调参数,配置相移时钟的相位和占空比调整参数,使能/失能相移时钟的 Reset。
  - "Enable CLKOUTP"选项配置相移时钟输出使能;
  - "Bypass"选项配置相移时钟的旁路功能使能;
  - "Phase And Duty Cycle Adjustment (Static)"可在静态模式下 配置相位 (Phase (degree))和占空比 (Duty Cycle);
- CLKOUTD:配置分频时钟输出的时钟源,配置期望分频时钟输出频率,配置分频时钟分频输出参数,使能/失能分频时钟输出的 Reset。
  - "Enable CLKOUTD"选项配置分频时钟输出使能;
  - "Bypass"选项配置分频时钟输出的旁路功能使能;
  - "Source"选项配置分频时钟输出的时钟源,可选 CLKOUT 和 CLKOUTP:
  - "Expected Frequency (频率范围)"在一般模式下配置期望的 分频时钟输出的频率,范围由 device 决定;
  - "Tolerance (%)"配置分频时钟输出期望频率和计算出的实际


SUG284-1.9 89(155)

频率的允许误差;

- "Divide Factor(2~128)"在高级模式下配置分频时钟输出的分频参数,范围为 2~128 之间的偶数,设置为奇数时单击 OK 会提示错误,如图 3-112 所示;


- "Actual Frequency"显示经计算得出的分频时钟输出的实际频率,无需用户配置;
- CLKOUTD3:配置三分频时钟输出的时钟源。
  - "Enable CLKOUTD3" 选项配置三分频时钟输出使能;
  - "Source"选项配置三分频时钟输出的时钟源,可选 CLKOUT和 CLKOUTP。
- "CLKOUTD/CLKOUTD3 Divider Reset"选项在 CLKOUTD 或 CLKOUTD3 使能时可勾选,配置 CLKOUTD/ CLKOUTD3 Divider 的复位端口。
- Calculate: "Calculate" 按钮在一般模式 "General Mode"下,根据输入输出频率计算配置分频参数,倍频参数和 VCO 参数,计算出的实际频率和期望频率不相等时,单击 "Calculate" 按钮后会弹出 "error"窗口提示错误,并将不合理位置标红。
  - 如图 3-113 所示,为 CLKOUT 计算出的实际频率和期望频率不相等弹出的提示窗:
  - 如图 **3-114** 所示,为分频时钟输出计算出的实际频率和期望频率 不相等弹出的提示窗。
  - 在高级模式 "Advanced Mode"下, 计算配置的静态分频参数, 倍频参数和 VCO 参数是否合理。
  - 若不合理,单击 "Calculate",弹出 "error"窗口提示错误,并将不合理位置标红,如图 3-115 所示,为 "VCO Divide Factor"配置不合理时的情况;
  - 若配置正确,单击"Calculate",弹出"info"窗口提示配置成功, 如图 3-116 所示。

#### 图 3-110 CLKIN/CLKFB Divide Factor 配置不合理的 error 窗口




SUG284-1.9 90(155)


## 图 3-111 CLKIN Divide Factor 配置不合理的 error 窗口




## 图 3-112 CLKOUTD 分频参数配置不合理的 Error 窗口



## 图 3-113 CLKOUT 期望频率与计算频率不等的 Error 窗口




## 图 3-114 CLKOUTD 期望频率与计算频率不等的 Error 窗口



SUG284-1.9 91(155)

## 图 3-115 VCO 参数配置不合理的 error 窗口



## 图 3-116 参数配置合理的 info 窗口



## 3. 端口配置框图

配置框图显示 IP Core 的配置结果示例框图,输入输出端口的个数以及 Options 配置实时更新,如图 3-109 中标注的配置框图所示。

## 4. Help 按钮

单击 "Help",显示 IP Core 的配置信息的页面,如图 3-117 所示。Help 页面包括 IP Core 的概要介绍以及 Options 各项配置的简要说明

SUG284-1.9 92(155)

\_ 3 使用 3.3CLOCK

## 图 3-117 Help 信息

## **PLL**

#### Information

Type:	PLL
Vendor:	GOWIN Semiconductor
Summary:	GW FPGA provides a Phase Locked Loop (PLL), which is used to generate multiple clocks with defined phase and frequency relationships to a given input clock.

## Options

Option	Description
	General Mode - In this mode, entering input clock frequency and expected frequencies, software will automatically calculate divide factors.
General	Advanced Mode - This mode is for advanced users. Allows you to enter input clock frequency and divide factors to achieve expected output frequency.
ochorul .	PLL Phase And Duty Cycle Adjustment - Allows you to select Static Mode or Dynamic Mode.
	PLL Reset - Provides a reset pin to reset the PLL.
	PLL Power Down - Provides a reset_p port to power down the PLL.
	CLKIN is the input reference clock for the PLL.
	Clock Frequency - Specify its frequency in MHz.
CLKIN	<b>Divide Factor</b> - If in Advanced mode, also choose a divide factor which is from Dynamic or Static mode to achieve the expected output frequency. Static mode means select a static value from the drop-down list as divide factor, while Dynamic mode means that choose the value of port idsel as dynamic divide factor. When the Dynamic mode is selected, the user needs to set an initial value.
	CLKIN Divider Reset - Provides a reset_i port to reset the input clock divider.
	Source - Specify the source of feedback.
CLKFB	<b>Divide Factor</b> - In Advanced mode, the divide factor in the feedback path can be selected from port fbdsel or from the drop-down list. In General mode, the divide factor is shown when the "Calculate" button is clicked. When the Dynamic mode is selected, the user needs to set an initial value.
LOCK	Enable LOCK - Selecting this option will produce the lock port in the generated module.
	Bypass - The bypass option means clkout = clkin, it connects the output to the input, bypassing the PLL circuit. Bypassing CLKOUT disables the CLKOUT expected frequency and tolerance fields. If both CLKOUT and CLKOUTP are in Bypass, then everything is disabled except the CLKIN frequency option.
	The following options are not available when CLKOUT is in Bypass mode.
CLKOUT	VCO Divide Factor - In General mode, VCO Divide Factors cannot be selected. Clicking the "Calculate" button displays the actual values. In Advanced mode, Dynamic or Static mode can be selected. When the Dynamic mode is selected, the user needs to set an initial value.
	Expected Frequency - In General mode, set the output clock frequency.
	<b>Tolerance</b> - Set a tolerance for the clkout frequency, as a percentage of requested frequency. Since the divide factors can only take a certain set of values, not all frequencies can be generated. The tolerance value is used to guide the tool to select a suitable divide factor.
	Actual Frequency - Clicking the "Calculate" button displays the actual frequency that the PLL can produce.

SUG284-1.9 93(155)

	Enable CLKOUTP – Selecting this option will produce the clkoutp port in the generated module. Clkoutp has the same frequency as clkout and it has the specified phase relation with clkout.
CLKOUTP	Bypass – This option will connect the output to the input, bypassing the PLL circuit. Bypassing clkoutp disables its frequency, tolerance, and phase shift fields.
CLROOTF	PLL Phase And Duty Cycle Adjustment(Static)
	Phase - You can select phase shift in 22.5-degree increments from 0 to 360.
	Duty Cycle - Allows duty cycle selection in 1/16 increments.
	Enable CLKOUTD - Selecting this option will produces clkoutd port in the generated module. In general mode, select the expected frequency. In advanced mode, select the divide factor for the expected frequency.
,	Bypass - The bypass option means clkoutd = clkin, it connects the output to the input, bypassing the PLL circuit.
	Source - If clkoutd is enabled, you can select CLKOUT or CLKOUTP as the source of clkoutd. If CLKOUTP is not enabled, CLKOUT is used as the source.
CLKOUTD	Expected Frequency - In General mode, set the CLKOUTD Frequency. This option is disabled in advanced mode.
	Divide Factor - In General mode, the divide factor cannot be selected. Clicking the "Calculate" button the tool will automatically displays the actual values. In Advanced mode, select the CLKOUTD divide factor from the drop-down list.
	<b>Tolerance</b> - Set a tolerance for the CLKOUTD frequency, as a percentage of requested frequency. Since the divide factors can only take a certain set of values, not all frequencies can be generated. The tolerance value is used to guide the tool to select a suitable divide factor.
	Actual Frequency - Clicking the "Calculate" button displays the actual frequency that the PLL can produce.
	Enable CLKOUTD3 - Selecting this option will produces clkoutd3 port in the generated module, and it is equal to clkout/3.
CLKOUTD3	<b>Source</b> - If CLKOUTD3 is enabled, you can select CLKOUT or CLKOUTP as the source of CLKOUTP. If CLKOUTP is not enabled, CLKOUT is used as the source.
CLKOUTD/CLKOUTD3 Divider Reset	Select it if CLKOUTD or CLKOUTD3 divider reset is required as an input port. When CLKOUTD or CLKOUTD3 is enabled and this option is selected, an input port reset_s is generated.
Calculate	General Mode: The tool calculates Divide Factor settings based on input/output frequency.

## IP 生成文件


如图 3-118 所示,PLL 的"IP Customization"窗口配置完成后,单击"OK",产生以配置文件"File Name"命名的三个文件:

- 例化高云原语 PLL 设计文件 "gowin\_pll.v";
- 用户例化该 IP 设计文件的模板文件 "gowin\_pll\_tmp.v";
- 例化原语 PLL 的配置文件 "gowin\_pll.ipc"。

如配置中选择的语言是 VHDL,产生的前两个文件名后缀为.vhd。下述以 verilog 语言为例介绍产生的文件。

SUG284-1.9 94(155)

#### 图 3-118 配置的 IP Customization



## 例化 PLL 设计文件

例化 PLL 设计文件为完整的 verilog 模块,模块中根据"IP Customization"中的 PLL 配置,产生了实例化的 PLL,如图 3-119 所示。

SUG284-1.9 95(155)

#### 图 3-119 例化 PLL 设计文件

```
module Gowin PLL (clkout, clkin);
 output clkout;
 input clkin;
 wire lock o;
 wire clkoutp o;
 wire clkoutd_o;
 wire clkoutd3 o;
 wire gw gnd;
 assign gw_gnd = 1'b0;
PLL pll_inst (
      .CLKOUT(clkout),
     .LOCK(lock o).
     .CLKOUTP(clkoutp o),
      .CLKOUTD(clkoutd o)
      .CLKOUTD3 (clkoutd3 o),
     .RESET (gw_gnd),
     .RESET_P(gw_gnd),
      .RESET_I(gw_gnd),
      .RESET S(gw gnd),
      .CLKIN(clkin),
     .CLKFB (gw gnd),
      .FBDSEL({gw_gnd,gw_gnd,gw_gnd,gw_gnd,gw_gnd,gw_gnd}),
      .IDSEL({gw_gnd,gw_gnd,gw_gnd,gw_gnd,gw_gnd,gw_gnd}),
      .ODSEL({gw_gnd,gw_gnd,gw_gnd,gw_gnd,gw_gnd,gw_gnd}),
     .PSDA({gw gnd,gw gnd,gw gnd,gw gnd})
      .DUTYDA({gw_gnd,gw_gnd,gw_gnd,gw_gnd}),
      .FDLY({gw_gnd,gw_gnd,gw_gnd,gw_gnd})
 defparam pll_inst.FCLKIN = "100";
 defparam pll_inst.DYN_IDIV_SEL = "false";
 defparam pll_inst.IDIV_SEL = 0;
 defparam pll_inst.DYN_FBDIV SEL = "false";
 defparam pll_inst.FBDIV_SEL = 3;
 defparam pll_inst.DYN_ODIV_SEL = "false";
 defparam pll_inst.ODIV_SEL = 2;
 defparam pll_inst.PSDA_SEL = "0000";
 defparam pll_inst.DYN_DA_EN = "true";
 defparam pll_inst.DUTYDA_SEL = "1000";
 defparam pll_inst.CLKOUT_FT_DIR = 1'b1;
 defparam pll_inst.CLKOUTP_FT_DIR = 1'b1;
 defparam pll inst.CLKOUT DLY STEP = 0;
 defparam pll_inst.CLKOUTP_DLY_STEP = 0;
 defparam pll_inst.CLKFB_SEL = "internal";
 defparam pll_inst.CLKOUT_BYPASS = "false";
 defparam pll_inst.CLKOUTP_BYPASS = "false";
 defparam pll_inst.CLKOUTD_BYPASS = "false";
 defparam pll_inst.DYN_SDIV_SEL = 2;
 defparam pll_inst.CLKOUTD_SRC = "CLKOUT";
 defparam pll_inst.CLKOUTD3_SRC = "CLKOUT";
 defparam pll_inst.DEVICE = "GW2A-55";
 endmodule //Gowin PLL
```

## 用户例化该 IP 设计文件的模板文件

考虑用户的实际应用, IP Core Generator 工具在产生例化 PLL 设计文件的同时, 亦提供用户例化该 IP 设计文件的模板文件, 如图 3-120 所示。

SUG284-1.9 96(155)


### 图 3-120 用户例化该 IP 设计文件的模板文件

```
Gowin_PLL your_instance_name(
    .clkout(clkout_o), //output clkout
    .clkin(clkin_i) //input clkin
);
```

## IP Core Generator 生成 PLL 示例

如用户需产生输入时钟频率为 100MHz,输出时钟频率为 300MHz,相移时钟输出使能且相位调整为 45,分频时钟输出使能且输出频率为 150MHz的 PLL IP,以 device 选择 GW2A-LV55PG1156C8/I7, General Mode 为例,界面配置如图 3-121 所示,单击"OK",产生用户所需的 PLL IP 设计文件。产生的 PLL IP 设计文件所在目录即为配置界面中"Create In"设置路径。

## 图 3-121 PLL IP Customization 设置




## 3.3.2 rPLL

rPLL 在 PLL 的基础上删除了端口 RESET\_I 和 RESET\_S,推荐用户优 先使用 rPLL。在 IP Core Generator 界面中,单击"rPLL",界面右侧会显示 rPLL 的相关信息概要,如图 3-122 所示。


SUG284-1.9 97(155)

## 图 3-122 rPLL 的信息概要



rPLL 输出数据计算公式与 PLL 一致,请参考 3.3 CLOCK>3.3.1PLL。在 IP Core Generator 界面中双击 "rPLL",弹出 rPLL 的"IP Customization"窗口。该窗口包括"File"配置框、"Options"配置框、端口配置框图和帮助按钮"Help",如图 3-123 所示。

SUG284-1.9 98(155)



### 图 3-123 rPLL 的 IP Customization 窗口结构

#### 1. File 配置框

File 配置框用于配置产生的 rPLL 实例化文件的相关信息,如图 3-123 中标注的 File 配置框所示。

rPLL的 File 配置框的使用和 SP 模块的类似,请参考 <u>3.1</u>Block Memory > <u>3.1.1</u>SP 中的 File 配置框。

## 2. Options 配置框

Options 配置框用于配置例化高云原语 PLL 设计文件中 rPLL 的配置信息,如图 3-123 标注的 Options 配置框所示。

rPLL 配置框的使用和 PLL 模块类似,请参考 <u>3.3</u> CLOCK > <u>3.3.1</u>PLL 中的 Options 配置框。其中, CLKIN 部分删除了"CLKIN Divider Reset"选项, CLKOUTD3 部分删除了"CLKOUTD/CLKOUTD3 Divider Reset"选项。

#### 3. 端口配置框图

配置框图显示 IP Core 的配置结果示例框图,输入输出端口的个数以及 Options 配置实时更新,如图 3-123 中标注的配置框图所示。

## 4. Help 按钮

单击 "Help",显示 IP Core 的配置信息的页面,如图 3-124 所示。Help 页面包括 IP Core 的概要介绍以及 Options 各项配置的简要说明

SUG284-1.9 99(155)

## 图 3-124 Help 信息

## rPLL

#### Information

Type:	rPLL
Vendor:	GOWIN Semiconductor
Summary:	Gowin FPGA provides a Phase Locked Loop (rPLL), which is used to generate multiple clocks with defined phase and frequency relationships to a given input clock. rPLL is a revised version of the PLL, deleting the ports RESET_I and RESET_S. It is recommended to use this module first.

#### **Options**


Option	Description	
General	General Mode - In this mode, entering input clock frequency and expected frequencies, software will automatically calculate divide factors.	
	Advanced Mode - This mode is for advanced users. Allows you to enter input clock frequency and divide factors to achieve expected output frequency.	
	PLL Phase And Duty Cycle Adjustment - Allows you to select Static Mode or Dynamic Mode.	
	PLL Reset - Provides a reset pin to reset the PLL.	
	PLL Power Down - Provides a reset_p port to power down the PLL.	
	CLKIN is the input reference clock for the PLL.	
	Clock Frequency - Specify its frequency in MHz.	
CLKIN	<b>Divide Factor</b> - If in Advanced mode, also choose a divide factor which is from Dynamic or Static mode to achieve the expected output frequency. Static mode means select a static value from the drop-down list as divide factor, while Dynamic mode means that choose the value of port idsel as dynamic divide factor. When the Dynamic mode is selected, the user needs to set an initial value.	
	Source - Specify the source of feedback.	
CLKFB	<b>Divide Factor</b> - In Advanced mode, the divide factor in the feedback path can be selected from port fbdsel or from the drop-down list. In General mode, the divide factor is shown when the "Calculate" button is clicked. When the Dynamic mode is selected, the user needs to set an initial value.	
LOCK	Enable LOCK - Selecting this option will produce the lock port in the generated module.	
	Bypass - The bypass option means clkout = clkin, it connects the output to the input, bypassing the PLL circuit. Bypassing CLKOUT disables the CLKOUT expected frequency and tolerance fields. If both CLKOUT and CLKOUTP are in Bypass, then everything is disabled except the CLKIN frequency option.	
	The following options are not available when CLKOUT is in Bypass mode.	
CLKOUT	VCO Divide Factor - In General mode, VCO Divide Factors cannot be selected. Clicking the "Calculate" button displays the actual values. In Advanced mode, Dynamic or Static mode can be selected. When the Dynamic mode is selected, the user needs to set an initial value.	
	Expected Frequency - In General mode, set the output clock frequency.	
	<b>Tolerance</b> - Set a tolerance for the clkout frequency, as a percentage of requested frequency. Since the divide factors can only take a certain set of values, not all frequencies can be generated. The tolerance value is used to guide the tool to select a suitable divide factor.	
	Actual Frequency - Clicking the "Calculate" button displays the actual frequency that the PLL can produce.	

## **3.3.3 PLLVR**

PLLVR 在 PLL 的基础上删除了端口 RESET\_I 和 RESET\_S,新增了端口 VREN。在 IP Core Generator 界面中,单击"PLLVR",界面右侧会显示 PLLVR 的相关信息概要,如图 3-125 所示。


SUG284-1.9 100(155)

## 图 3-125 PLLVR 的信息概要



PLLVR 输出数据计算公式与 PLL 一致,请参考 <u>3.3</u> CLOCK > <u>3.3.1</u>PLL。在 IP Core Generator 界面中双击 "PLLVR",弹出 PLLVR 的 "IP Customization"窗口。该窗口包括 "File"配置框、"Options"配置框、端口配置框图和帮助按钮 "Help",如图 3-126 所示。

SUG284-1.9 101(155)



### 图 3-126 PLLVR 的 IP Customization 窗口结构

## 1. File 配置框

File 配置框用于配置产生的 PLLVR 实例化文件的相关信息,如图 3-126 中标注的 File 配置框所示。

PLLVR 的 File 配置框的使用和 SP 模块的类似,请参考 <u>3.1</u>Block Memory > <u>3.1.1</u>SP 中的 File 配置框。

## 2. Options 配置框

Options 配置框用于配置例化高云原语 PLL 设计文件中 PLLVR 的配置信息,如图 3-126 标注的 Options 配置框所示。

PLLVR 配置框的使用和 PLL 模块类似,请参考 <u>3.3</u> CLOCK > <u>3.3.1</u>PLL 中的 Options 配置框。其中,CLKIN 部分删除了 "CLKIN Divider Reset" 选项,CLKOUTD3 部分删除了"CLKOUTD/CLKOUTD3 Divider Reset"选项,新增 PLL Regulater 选项。

## 3. 端口配置框图

配置框图显示 IP Core 的配置结果示例框图,输入输出端口的个数以及 Options 配置实时更新,如图 3-126 中标注的配置框图所示。

#### 4. Help 按钮

单击 "Help",显示 IP Core 的配置信息的页面,如图 3-127 所示。Help 页面包括 IP Core 的概要介绍以及 Options 各项配置的简要说明

SUG284-1.9 102(155)

3.3CLOCK 3.4CLOCK

# 图 3-127 Help 信息

# **PLLVR**

## Information

Type:	PLLVR
Vendor:	GOWIN Semiconductor
Summary:	Gowin FPGA provides a Phase Locked Loop (PLLVR), which is used to generate multiple clocks with defined phase and frequency relationships to a given input clock.

# **Options**

Option	Description	
General	<b>General Mode</b> - In this mode, entering input clock frequency and expected frequencies, software will automatically calculate divide factors.	
	Advanced Mode - This mode is for advanced users. Allows you to enter input clock frequency and divide factors to achieve expected output frequency.	
	<b>PLL Phase And Duty Cycle Adjustment</b> - Allows you to select Static Mode or Dynamic Mode.	
	PLL Reset - Provides a reset pin to reset the PLL.	
	PLL Power Down - Provides a reset_p port to power down the PLL.	
	PLL Regulator - Provides a vren port to PLL dynamic power regulation.	
	CLKIN is the input reference clock for the PLL.	
	Clock Frequency - Specify its frequency in MHz.	
CLKIN	<b>Divide Factor</b> - If in Advanced mode, also choose a divide factor which is from Dynamic or Static mode to achieve the expected output frequency. Static mode means select a static value from the drop-down list as divide factor, while Dynamic mode means that choose the value of port idsel as dynamic divide factor. When the Dynamic mode is selected, the user needs to set an initial value.	
	Source - Specify the source of feedback.	
CLKFB	<b>Divide Factor</b> - In Advanced mode, the divide factor in the feedback path can be selected from port fbdsel or from the drop-down list. In General mode, the divide factor is shown when the "Calculate" button is clicked. When the Dynamic mode is selected, the user needs to set an initial value.	
LOCK	<b>Enable LOCK</b> - Selecting this option will produce the lock port in the generated module.	

SUG284-1.9 103(155)

	Bypass - The bypass option means dkout = clkin, it connects the output to the input, bypassing the PLL circuit. Bypassing CLKOUT disables the CLKOUT expected frequency and tolerance fields. If both CLKOUT and CLKOUTP are in Bypass, then everything is disabled except the CLKIN frequency option.
CLKOUT	The following options are not available when CLKOUT is in Bypass mode.
	VCO Divide Factor - In General mode, VCO Divide Factors cannot be selected. Clicking the "Calculate" button displays the actual values. In Advanced mode, Dynamic or Static mode can be selected. When the Dynamic mode is selected, the user needs to set an initial value.
	Expected Frequency - In General mode, set the output clock frequency.
	<b>Tolerance</b> - Set a tolerance for the dkout frequency, as a percentage of requested frequency. Since the divide factors can only take a certain set of values, not all frequencies can be generated. The tolerance value is used to guide the tool to select a suitable divide factor.
	Actual Frequency - Clicking the "Calculate" button displays the actual frequency that the PLL can produce.
	Enable CLKOUTP – Selecting this option will produce the clkoutp port in the generated module. Clkoutp has the same frequency as clkout and it has the specified phase relation with clkout.
CLKOUTP	<b>Bypass</b> – This option will connect the output to the input, bypassing the PLL circuit. Bypassing clkoutp disables its frequency, tolerance, and phase shift fields.
CEROOTF	PLL Phase And Duty Cycle Adjustment(Static)
	Phase - You can select phase shift in 22.5-degree increments from 0 to 360.
	Duty Cycle - Allows duty cycle selection in 1/16 increments.
	Enable CLKOUTD - Selecting this option will produces dkoutd port in the generated module. In general mode, select the expected frequency. In advanced mode, select the divide factor for the expected frequency.
	Bypass - The bypass option means dkoutd = dkin, it connects the output to the input, bypassing the PLL circuit.
	Source - If clkoutd is enabled, you can select CLKOUT or CLKOUTP as the source of clkoutd. If CLKOUTP is not enabled, CLKOUT is used as the source.
CLKOUTD	Expected Frequency - In General mode, set the CLKOUTD Frequency. This option is disabled in advanced mode.
	Divide Factor - In General mode, the divide factor cannot be selected. Clicking the "Calculate" button the tool will automatically displays the actual values. In Advanced mode, select the CLKOUTD divide factor from the drop-down list.
	<b>Tolerance</b> - Set a tolerance for the CLKOUTD frequency, as a percentage of requested frequency. Since the divide factors can only take a certain set of values, not all frequencies can be generated. The tolerance value is used to guide the tool to select a suitable divide factor.
	Actual Frequency - Clicking the "Calculate" button displays the actual frequency that the PLL can produce.
	Enable CLKOUTD3 - Selecting this option will produces clkoutd3 port in the generated module, and it is equal to clkout/3.
CLKOUTD3	Source - If CLKOUTD3 is enabled, you can select CLKOUT or CLKOUTP as the source of CLKOUTP. If CLKOUTP is not enabled, CLKOUT is used at the source.
Calculate	General Mode: The tool calculates Divide Factor settings based on input/output frequency.  Advanced Mode: The tool calculates output frequencies based on divide factors.

Copyright(C) 2014-2019 GOWIN Semiconductor Corporation, All Rights Reserved

## IP 生成文件


如图 3-128 所示,PLLVR 的"IP Customization"窗口配置完成后,单击"OK",产生以配置文件"File Name"命名的三个文件:

- 例化高云原语 PLLVR 设计文件 "gowin\_pllvr.v";
- 用户例化该 IP 设计文件的模板文件 "gowin\_pllvr\_tmp.v";
- 例化原语 PLLVR 的配置文件"gowin\_pllvr.ipc"。

如配置中选择的语言是 VHDL,产生的前两个文件名后缀为.vhd。下述以 verilog 语言为例介绍产生的文件。

SUG284-1.9 104(155)

### 图 3-128 配置的 IP Customization



## 例化 PLLVR 设计文件

例化 PLLVR 设计文件为完整的 verilog 模块,模块中根据"IP Customization"中的 PLLVR 配置,产生了实例化的 PLLVR,如图 3-129 所示。

SUG284-1.9 105(155)

## 图 3-129 例化 PLLVR 设计文件

```
module Gowin PLLVR (clkout, clkin);
output clkout;
input clkin;
wire lock o;
wire clkoutp_o;
wire clkoutd o;
wire clkoutd3 o;
wire gw_vcc;
wire gw_gnd;
assign gw_vcc = 1'b1;
assign gw_gnd = 1'b0;
PLLVR pllvr_inst (
    .CLKOUT(clkout),
    .LOCK(lock o),
    .CLKOUTP(clkoutp_o),
    .CLKOUTD(clkoutd_o),
    .CLKOUTD3(clkoutd3_o),
    .RESET (gw_gnd),
    .RESET_P(gw_gnd),
    .CLKIN(clkin),
    .CLKFB(gw_gnd),
    .FBDSEL({gw_gnd,gw_gnd,gw_gnd,gw_gnd,gw_gnd,gw_gnd}),
    .IDSEL({gw_gnd,gw_gnd,gw_gnd,gw_gnd,gw_gnd,gw_gnd}),
    .ODSEL({gw_gnd,gw_gnd,gw_gnd,gw_gnd,gw_gnd,gw_gnd}),
    .PSDA({gw_gnd,gw_gnd,gw_gnd,gw_gnd}),
    .DUTYDA({gw_gnd,gw_gnd,gw_gnd,gw_gnd}),
    .FDLY({gw_gnd,gw_gnd,gw_gnd,gw_gnd}),
    .VREN(gw_vcc)
);
defparam pllvr inst.FCLKIN = "100";
defparam pllvr inst.DYN IDIV SEL = "false";
defparam pllvr_inst.IDIV_SEL = 0;
defparam pllvr_inst.DYN_FBDIV_SEL = "false";
defparam pllvr_inst.FBDIV_SEL = 3;
defparam pllvr_inst.DYN_ODIV_SEL = "false";
defparam pllvr_inst.ODIV_SEL = 2;
defparam pllvr inst.PSDA SEL = "0000";
defparam pllvr inst.DYN DA EN = "true";
defparam pllvr_inst.DUTYDA_SEL = "1000";
defparam pllvr_inst.CLKOUT_FT_DIR = 1'b1;
defparam pllvr_inst.CLKOUTP_FT_DIR = 1'b1;
defparam pllvr_inst.CLKOUT_DLY_STEP = 0;
defparam pllvr inst.CLKOUTP DLY STEP = 0;
defparam pllvr_inst.CLKFB_SEL = "internal";
defparam pllvr inst.CLKOUT BYPASS = "false";
defparam pllvr inst.CLKOUTP BYPASS = "false";
defparam pllvr_inst.CLKOUTD_BYPASS = "false";
defparam pllvr_inst.DYN_SDIV_SEL = 2;
defparam pllvr_inst.CLKOUTD_SRC = "CLKOUT";
defparam pllvr_inst.CLKOUTD3_SRC = "CLKOUT";
defparam pllvr inst.DEVICE = "GW1NSR-4";
endmodule //Gowin PLLVR
```

## 用户例化该 IP 设计文件的模板文件

考虑用户的实际应用, IP Core Generator 工具在产生例化 PLLVR 设计文件的同时, 亦提供用户例化该 IP 设计文件的模板文件, 如图 3-130 所示。

SUG284-1.9 106(155)


### 图 3-130 用户例化该 IP 设计文件的模板文件

## IP Core Generator 生成 PLLVR 示例

如用户需产生输入时钟频率为 100MHz,输出时钟频率为 300MHz,相移时钟输出使能且相位调整为 45,分频时钟输出使能且输出频率为 150MHz 的 PLLVR IP,以 device 选择 GW1NSR-LV4MG64PC6/I5,General Mode 为例,界面配置如图 3-131 所示,单击"OK",产生用户所需的 PLLVR IP 设计文件。

产生的 PLLVR IP 设计文件所在目录即为配置界面中"Create In"设置路径。

## 图 3-131 PLLVR IP Customization 设置




## 3.3.4 DLL

DLL 全称 Delay Lock Loop (延迟锁相环),主要用于通过对输入信号的周期做精确等分,产生一个精确地时间延时。在 IP Core Generator 界面中单击 DLL,界面右侧会显示 DLL 的相关信息概要,如图 3-132 所示。


SUG284-1.9 107(155)

## 图 3-132 DLL 的信息概要



在 IP Core Generator 界面中,双击"DLL",弹出"IP Customization"窗口。该窗口包括"File"配置框、"Options"配置框、端口配置框图,以及帮助按钮"Help",如图 3-133 所示。

#### 图 3-133 DLL 的 IP Customization 窗口结构



1. File 配置框

SUG284-1.9 108(155)

File 配置框用于配置产生 DLL 实例化文件的相关信息,如图 3-133 中标注的 File 配置框所示。

DLL 的 File 配置框的使用和 SP 模块的类似,请参考 <u>3.1</u>Block Memory > <u>3.1.1</u>SP 中的 File 配置框。

## 2. Options 配置框

Options 配置框用于配置例化高云原语 DLL 设计文件中 DLL 的配置信息,如图 3-133 中标注的 Options 配置框所示。

- Lock & Code: 选择 LOCK 和 STEP 的输出方式。
  - 当选择 "Force Lock and Code"时,LOCK 输出为 1,STEP 输出为 255:
  - 当选择 "Generated From DLL Loop" 时,LOCK 和 STEP 的输出由 DLL 产生。
- Delay Code (degree):相位差。可选择 101°、112°、123°、135°、79°、68°、57°、45°、90°相位差。
- Lock Mode:输出 Lock 模式选择。
  - 当选择"Normal Lock Mode"时, DLL 的参数 DIV\_SEL 设置为 1'b0。
  - 当选择"Fast Lock Mode" 时,DLL 的参数 DIV\_SEL 设置为 1'b1。

## 3. 端口配置框图

配置框图显示 IP Core 的配置结果示例框图,如图 3-133 的配置框图所示。

4. Help 按钮

单击 "Help",显示 IP Core 的配置信息的页面,如图 3-134 所示。

## 图 3-134 Help 信息

#### DLL

#### Information

Type:	DLL
Vendor:	GOWIN Semiconductor
	GW FPGA provides a Delay Locked Loop (DLL), which provide code scaling capability to shift 90 degree delay code down to 45 degree or up to 135 degree by 11 degree jump.

#### Options

Option	Description	
Lock & Code	Force Lock and Code - In this mode, the STEP value is forcibly set to 255.	
Generated From DLL Loop - This mode ensures STEP value is generated by the DLL Loop.		
Delay Code(degree)	Specify a delay code (degree) for DLL.	
Lock Mode	Allows you to select Normal Lock Mode or Fast Lock Mode.	

#### IP 生成文件


如图 3-135 所示, DLL 的"IP Customization"窗口配置完成后,单击"OK",产生以配置文件"File Name"命名的三个文件:

- 例化高云原语 DLL 设计文件 "qw dll.v";
- 用户例化该 IP 设计文件的模板文件 "gw\_dll\_tmp.v";
- 例化原语 DLL 的配置文件 "gw\_dll.ipc"。

SUG284-1.9 109(155)

如配置中选择的语言是 VHDL,产生的前两个文件名后缀为.vhd。下述以 verilog 语言为例介绍产生的文件。

## 图 3-135 配置的 IP Customization



## 例化 DLL 设计文件

例化 DLL 设计文件为完整的 verilog 模块,模块中根据"IP Customization"中的 DLL 配置,产生了实例化的 DLL,如图 3-136 所示。

SUG284-1.9 110(155)

## 图 3-136 例化 DLL 设计文件

```
module GW DLL (step, lock, clkin, stop, reset);
output [7:0] step;
output lock;
input clkin;
input stop;
input reset;
wire gw gnd;
assign gw gnd = 1'b0;
DLL dll inst (
    .STEP (step),
    .LOCK(lock),
    .CLKIN(clkin),
    .STOP(stop),
    .RESET (reset),
    .UPDNCNTL (gw gnd)
);
defparam dll_inst.DLL_FORCE = 1;
defparam dll_inst.CODESCAL = "000";
defparam dll_inst.SCAL_EN = "true";
defparam dll_inst.DIV_SEL = 1'b0;
endmodule //GW DLL
```

## 用户例化该 IP 设计文件的模板文件

IP Core Generator 工具考虑用户的实际应用,在产生例化 DLL 设计文件的同时,亦提供用户例化该 IP 设计文件的模板文件,如图 3-137 所示。

## 图 3-137 用户例化该 IP 设计文件的模板文件

```
GW_DLL your_instance_name(
    .step(step_o), //output [7:0] step
    .lock(lock_o), //output lock
    .clkin(clkin_i), //input clkin
    .stop(stop_i), //input stop
    .reset(reset_i) //input reset
);
```


## IP Core Generator 生成 DLL 示例

如用户需产生由 DLL 产生时钟延时,相位调整为 45°, Lock 为 Fast 模式的 DLL IP, 以 device 选择 GW2A-LV55PG1156C8/I7 为例,界面配置 如图 3-138 所示,单击"OK",产生用户所需的 DLL IP 设计文件。

产生的 DLL IP 设计文件所在目录即为配置界面中"Create In"设置路径。

SUG284-1.9 111(155)


### 图 3-138 DLL IP Customization 设置



## 3.3.5 OSC

OSC 是片内晶振, 其最大频率为 125MHz, 在 IP Core Generator 界面中单击 OSC, 界面右侧会显示 OSC 的相关信息概要,如图 3-139 所示。

## 图 3-139 OSC 的信息概要




在 IP Core Generator 界面中,双击"OSC",弹出 OSC 的"IP Customization"窗口,该窗口包括"File"配置框、"Options"配置框、端

SUG284-1.9 112(155)

口配置框图和帮助按钮 "Help",如图 3-140 所示。

## 图 3-140 OSC 的 IP Customization 窗口结构



## 1. File 配置框

File 配置框用于配置产生 OSC 实例化文件的相关信息,如图 3-140 中标注的 File 配置框所示。

OSC的 File 配置框的使用和 SP 模块的类似,请参考 <u>3.1</u>Block Memory > <u>3.1.1</u>SP 中的 File 配置框。

## 2. Options 配置框

Options 配置框用于配置例化高云原语 OSC 设计文件中 OSC 的配置信息,如图 3-140 中标注的 Options 配置框所示。

Frequency Divider:分频值。该值为 2 的整数倍,取值范围为 2~128。

3. 端口配置框图

配置框图显示 IP Core 的配置结果示例框图,如图 3-140 中标注的配置框图所示

## 4. Help 按钮

单击 "Help",显示 IP Core 的配置信息的页面,如图 3-141 所示。Help 页面包括 IP Core 的概要介绍,以及 Options 各项配置的简要说明。

SUG284-1.9 113(155)

## 图 3-141 Help 信息

#### OSC

#### **Information**

Type:	osc
Vendor:	GOWIN Semiconductor
Summary:	Internal clock generator OSC. The user can change the value of the option "Frequency Divider" to generate a different output clock frequency, which can be one of 64 values: 1/2, 1/4, 1/6, 1/8, 1/10, or 1/128 of the oscillator frequency. Different devices have different oscillator frequencies, GW1N-2 / GW1N-2B / GW1N-4 / GW1N-4B / GW1NR-4 / GW1NR-4B / GW1NRF-4B is about 210MHz,GW1N-1/GW1N-1S/GW1NS-2/GW1NS-2/GW1NSR-2/GW1NSR-2C/GW1NSR-2C is about 240MHz, other devices are about 250MHz.

#### **Options**

Option	Description
Frequency Divider	Allows you to select any even number between 2 ~ 128.


## IP 生成文件

如图 3-142 所示,OSC 的"IP Customization"窗口配置完成后,单击"OK",产生以配置文件"File Name"命名的三个文件:

- 例化高云原语 OSC 设计文件 "gw\_osc.v";
- 用户例化该 IP 设计文件的模板文件 "gw\_osc\_tmp.v";
- 例化原语 OSC 的配置文件 "gw\_osc.ipc"。

如配置中选择的语言是 VHDL,产生的前两个文件名后缀为.vhd。下述以 verilog 语言为例介绍产生的文件。

## 图 3-142 配置的 IP Customization



SUG284-1.9 114(155)

## 例化 OSC 设计文件

例化 OSC 设计文件为完整的 verilog 模块,模块中根据"IP Customization"中的 OSC 配置,产生了实例化的 OSC, 如图 3-143 所示。

#### 图 3-143 例化 OSC 设计文件

```
module GW_OSC (oscout);
output oscout;

OSC osc_inst (
         .OSCOUT(oscout)
);
defparam osc_inst.FREQ_DIV = 128;
defparam osc_inst.DEVICE = "GW2A-55";
endmodule //GW OSC
```

## 用户例化该 IP 设计文件的模板文件

IP Core Generator 工具考虑用户的实际应用,在产生例化 OSC 设计文件的同时,亦提供用户例化该 IP 设计文件的模板文件,如图 3-144 所示。

#### 图 3-144 用户例化该 IP 设计文件的模板文件

```
GW_OSC your_instance_name(
          .oscout(oscout_o) //output oscout
);
```


## IP Core Generator 生成 OSC 示例

如用户需产生时钟频率为 2.5MHz 的 OSC IP, 以 device 选择 GW2A-LV55PG1156C8/I7 例, 界面配置如图 3-145 所示, 单击 "OK", 产生用户所需的 OSC IP 设计文件。

产生的 OSC IP 设计文件所在目录即为配置界面中"Create In"设置路径。

SUG284-1.9 115(155)


### 图 3-145 OSC IP Customization 设置



# 3.4 User Flash

User Flash 是用户闪存。在 IP Core Generator 界面中单击"User Flash",界面右侧会显示 User Flash 的相关信息概要,如图 3-146 所示。


## 图 3-146 User Flash 的信息概要



在 IP Core Generator 界面中,双击"User Flash",弹出 User Flash 的"IP Customization"窗口,该窗口包括"File"配置框和端口配置框图以及帮助按钮"Help",如图 3-147 所示。

SUG284-1.9 116(155)

# 图 3-147 User Flash 的 IP Customization 窗口结构



## 1. File 配置框

File 配置框用于配置产生 User Flash 实例化文件的相关信息,如图 3-147 标注的 File 配置框所示。

User Flash 的 File 配置框的使用和 SP 模块的类似,请参考 <u>3.1</u>Block Memory > 3.1.1SP 中的 File 配置框。

#### 注!

- 目前支持 FLASH96K 的 device 有: GW1N-1/GW1N-1S
- 支持 FLASH64KZ 的 device 有: GW1NZ-1
- 支持 FLASH64K 的 device 有: GW1NZ-1
- 支持 FLASH128K 的 device 有: GW1NS-2/ GW1NS-2C /GW1NSR-2/GW1NSR-2C/GW1NSE-2C
- 支持 FLASH256K 的 device 有: GW1N-2/ GW1N-2B/GW1N-4/ GW1N-4B/ GW1NR-4/ GW1NS-4/GW1NS-4/GW1NSR-4C/GW1NSR-4C /GW1NSR-4C
- 支持 FLASH608K 的 device 有: GW1N-6/ GW1N-9/ GW1NR-9
- 若 Target Device 选择除上述之外的其他 device, User Flash 置灰, 无法产生对应的 IP。

## 2. 端口配置框图

User Flash 的输入位宽与 Device 的选择有关,根据不同的 Device 信息会在配置框图中显示当前 IP Core 的配置结果示例框图,如图 3-147 中标注的配置框图所示。

#### 3. Help 按钮

单击 "Help",显示 IP Core 的配置信息的页面,如图 3-148 所示。Help 页面包括 IP Core 的概要介绍,以及 Options 各项配置的简要说明。

SUG284-1.9 117(155)

## 图 3-148 Help 信息

#### **User Flash**

#### **Information**

Type:	User Flash
Vendor:	GOWIN Semiconductor
	GW1N series FPGA products provide user Flash memory resources (User Flash). Different devices support different Flash, including FLASH96K, FLASH64KZ, FLASH128K, FLASH256K and FLASH608K.

#### Note

#### Description

If the target device is GW1N-1/GW1N-15 , the primitive FLASH96K will be instantiated in the customized module. For the primitive FLASH96K, data input and data output's width is 32, input RA and CA's width is 6.

If the target device is GW1NZ-1, the primitive FLASH64KZ or FLASH64K will be instantiated in the customized module. For the primitive FLASH64KZ or FLASH64KZ or FLASH64K, data input and data output's width is 32, input XADR's width is 5 and YADR's width is 6. Compared with FLASH64KZ, FLASH64K has a SLEEP port.

If the target device is GW1NS-2/GW1NS-2C/GW1NSR-2/GW1NSR-2C/GW1NSE-2C, the primitive FLASH128K (128K Bytes)will be instantiated in the customized module. For the primitive FLASH128K, data input and data output's width is 32, input ADDR's width is 15.

If the target device is GW1N-2/GW1N-2B/GW1N-4/GW1N-4B/GW1NS-4/GW1NS-4/GW1NSR-4/GW1NSR-4C/GW1NSR-4C/GW1NSR-4C/GW1NR-4 /GW1NR-4B/GW1NRF-4B, the primitive FLASH256K will be instantiated in the customized module. For the primitive FLASH256K, data input and data output's width is 32, input XADR's width is 7, input YADR's width is 6.

If the target device is GW1N-6/GW1N-9/GW1NR-9, the primitive FLASH608K will be instantiated in the customized module. For the primitive FLASH608K, data input and data output's width is 32, input XADR's width is 9, input YADR's width is 6.

## IP 生成文件

如图 3-149 所示, User Flash 的"IP Customization"窗口配置完成后, 单击"OK", 产生以配置文件"File Name"命名的三个文件:


- 例化高云原语 User Flash 设计文件 "gw\_user\_flash.v";
- 用户例化该 IP 设计文件的模板文件 "gw\_user\_lash \_tmp.v";
- 例化原语 User Flash 的配置文件 "gw\_user\_flash.ipc"。

如配置中选择的语言是 VHDL,产生的前两个文件名后缀为.vhd。下述以 verilog 语言为例介绍产生的文件。

SUG284-1.9 118(155)

3.4User Flash

## 图 3-149 配置的 IP Customization



## 例化 User Flash 设计文件

例化 User Flash 设计文件为完整的 verilog 模块,模块中根据"IP Customization"中的 User Flash 配置,产生了实例化的 User Flash,如图 3-150 所示。GW1N-4 产生的设计文件中实例化的是原语 FLASH256K。

SUG284-1.9 119(155)

#### 图 3-150 例化 User Flash 设计文件

```
module GW_USER_FLASH (dout, xe, ye, se, prog, erase, nvstr, xadr, yadr, din);
output [31:0] dout;
input xe;
input ye;
input se;
input prog;
input erase;
input nvstr;
input [6:0] xadr;
input [5:0] yadr;
input [31:0] din;
FLASH256K flash inst (
    .DOUT (dout),
    .XE(xe),
   .YE(ye),
    .SE(se),
    .PROG(prog),
    .ERASE (erase),
    .NVSTR (nvstr),
    .XADR(xadr),
    .YADR(yadr),
    .DIN(din)
);
endmodule //GW USER FLASH
```

## 用户例化该 IP 设计文件的模板文件

考虑用户的实际应用,IP Core Generator 工具在产生例化 User Flash 设计文件的同时,亦提供用户例化该 IP 设计文件的模板文件,如图 3-151 所示。

## 图 3-151 用户例化该 IP 设计文件的模板文件


```
GW_USER_FLASH your_instance_name(
    .dout(dout_o), //output [31:0] dout
    .xe(xe_i), //input xe
    .ye(ye_i), //input ye
    .se(se_i), //input se
    .prog(prog_i), //input prog
    .erase(erase_i), //input erase
    .nvstr(nvstr_i), //input nvstr
    .xadr(xadr_i), //input [6:0] xadr
    .yadr(yadr_i), //input [5:0] yadr
    .din(din_i) //input [31:0] din
);
```

### IP Core Generator 生成 User Flash 示例

以产生 GW1N-4 器件支持的 FLASH256K 为例,只需在 IP 配置界面选择 device 为 GW1N-LV4LP144C6/I5,界面配置如图 3-152 所示,单击"OK",产生用户所需的 User Flash IP 设计文件。

产生的 User Flash IP 设计文件所在目录即为配置界面中"Create In"设置路径。

SUG284-1.9 120(155)



## 图 3-152 User Flash IP Customization 设置


# 3.5 I3C

I3C IP 具有高速、低功耗,兼容 I2C 和 SPI 的其他关键特性。IP 结构提供了寄存器,使用户能够灵活地控制和实现特定的功能。在 IP Core Generator 界面中单击 I3C 下的 I3C SDR,界面右侧会显示 I3C SDR 的相关信息概要,如图 3-153 所示。

Cancel

Help


#### 图 3-153 I3C SDR 的信息概要



SUG284-1.9 121(155)

在 IP Core Generator 界面中,双击"I3C SDR",弹出 I3C 的"IP Customization"窗口,该窗口包括"Options"配置框、"File"配置框、端口配置框图以及帮助按钮"Help",如图 3-154 所示。

### 图 3-154 I3C 的 IP Customization 窗口结构



## 1. File 配置框

File 配置框用于配置产生 I3C 实例化文件的相关信息,如图 3-154 标注的 File 配置框所示。

I3C 的 File 配置框的使用和 SP 模块的类似,请参考 <u>3.1</u>Block Memory > 3.1.1SP 中的 File 配置框。

#### 注!

目前仅有 GW1NZ-1 支持 I3C,如 Target Device 选择其他 device,I3C 置灰,无法产生对应的 IP。

### 2. 端口配置框图

配置框图显示 IP Core 的配置结果示例框图,如图 3-154 中标注的配置框图所示。

## 3. Options 配置框图

Options 配置框用于配置例化原语 I3C 设计文件中 I3C 的配置信息,如图 3-154 中标注的 Options 配置框所示。

SLAVE STATIC ADDRESS - 指定从机的静态地址。

### 4. Help 按钮

单击 "Help",显示 IP Core 的配置信息的页面,如图 3-155 所示。Help 页面包括 IP Core 的概要介绍,以及 Options 各项配置的简要说明。

## 图 3-155 Help 信息

## **I3C SDR**

## **Information**

Type:	I3C SDR
Vendor:	GOWIN Semiconductor
Summary:	GW I3C IP supports high-speed, low-power, and other critical features that are currently covered by I2C and SPI. The structure of the IP provides registers that enable users to control and implement specific functions flexibly.

## **Options**

Option	Description
SLAVE STATIC ADDRESS	<b>SLAVE STATIC ADDRESS</b> - Specify the static address of slave.

## IP 生成文件


如图 3-156 所示,I3C 的"IP Customization"窗口配置完成后,单击"OK",产生以配置文件"File Name"命名的三个文件:

- 例化高云原语 I3C 设计文件 "gw\_i3c.v";
- 用户例化该 IP 设计文件的模板文件 "gw\_i3c \_tmp.v";
- 例化原语 I3C 的配置文件 "gw\_ i3c.ipc"。

下述是 verilog 语言产生的文件。

SUG284-1.9 123(155)

## 图 3-156 配置的 IP Customization



## 例化 I3C 设计文件

例化I3C设计文件为完整的 verilog 模块,模块中根据"IP Customization"中的 I3C 配置,产生了实例化的 I3C,如图 3-157 所示。GW1NZ-1 产生的设计文件中实例化的是硬核原语 I3C。

SUG284-1.9 124(155)

#### 图 3-157 例化 I3C 设计文件

```
module GW_I3C (lgyo, cmo, aco, aao, sio, stopo, strto, parityerror, dobuf, dout,
               state, sdao, sclo, sdaoen, scloen, sdapullo, sclpullo, sdapulloen,
               sclpulloen, lgys, cms, acs, aas, stops, strts, lgyc, cmc, acc, aac,
               sic, stopc, strtc, strthds, sendahs, sendals, ackhs, ackls, stopsus,
               stophds, senddhs, senddls, recvdhs, recvdls, addrs, di, sdai, scli,
               ce, reset, clk);
output lgyo;
output emo;
output aco;
output aao;
output sio:
output stopo;
output strto;
output parityerror;
output [7:0] dobuf;
output [7:0] dout;
output [7:0] state;
output sdao;
output sclo;
output sdaoen;
output scloen;
output sdapullo;
output sclpullo;
output sdapulloen;
output sclpulloen;
input lgys;
input cms;
input acs;
input aas;
input stops;
input strts;
input lgyc;
input eme;
input acc;
input aac;
input sic;
input stope;
input strtc;
input strthds;
input sendahs;
input sendals;
input ackhs;
input ackls;
input stopsus;
input stophds;
input senddhs;
input senddls;
input recvdhs;
input recvdls;
input addrs;
input [7:0] di;
input sdai;
input scli;
input ce;
input reset;
input clk;
```

SUG284-1.9 125(155)

```
I3C i3c inst (
    .LGYO(lgyo),
    .CMO(cmo),
    .ACO(aco),
    .AAO(aao),
    .SIO(sio),
    .STOPO(stopo),
    .STRTO(strto),
    .PARITYERROR(parityerror),
    .DOBUF(dobuf),
    .DO(dout),
    .STATE(state),
    .SDAO(sdao),
    .SCLO(sclo),
    .SDAOEN(sdaoen),
    .SCLOEN(scloen),
    .SDAPULLO(sdapullo),
    .SCLPULLO(sclpullo),
    .SDAPULLOEN(sdapulloen),
    .SCLPULLOEN(sclpulloen),
    .LGYS(lgys),
    .CMS(cms),
    .ACS(acs),
    .AAS(aas),
    .STOPS(stops),
    .STRTS(strts),
    .LGYC(lgyc),
    .CMC(cmc),
    .ACC(acc),
    .AAC(aac),
    .SIC(sic),
    .STOPC(stopc),
    .STRTC(strtc),
    .STRTHDS(strthds),
    .SENDAHS (sendahs),
    .SENDALS(sendals),
    .ACKHS(ackhs),
    .ACKLS(ackls),
    .STOPSUS(stopsus),
    .STOPHDS (stophds),
    .SENDDHS (senddhs),
    .SENDDLS(senddls),
    .RECVDHS (recvdhs),
    .RECVDLS(recvdls),
    .ADDRS(addrs),
    .DI(di),
    .SDAI(sdai),
    .SCLI(scli),
    .CE(ce),
    .RESET (reset),
    .CLK(clk)
defparam i3c inst.ADDRESS = 7'b00000000;
endmodule //GW_I3C
module I3C (
    AAC,
                //assert ACK clear
    AAO,
                //assert ACK output
    AAS,
                //assert ACK set
                //assert continuity clear
    ACC,
    ACKHS,
                //ACK high period divider
    ACKLS,
                //ACK low period divider
    ACO,
                //assert continuity output
    ACS,
                //assert continuity set
    ADDRS.
                //set dynamic address
```

SUG284-1.9 126(155)

3.513C

```
//clock enable
    CE.
    CLK,
               //clock input
    CMC.
               //current master set
    CMO,
               //current master output
    CMS,
               //current master set
    DI.
               //data input
    DO.
               //unbuffered data output
    DOBUF.
               //buffered data output
    LGYC,
               //legacy mode clear
   LGYO.
               //legacy mode output
    LGYS,
               //enter legacy mode set
    PARITYERROR, //indicater of parit bit error
    RECVDHS,
               //set receiving data high period divider
    RECVDLS,
               //set receiving data low period divider
    RESET,
               //asyn.reset, active high
    SCLI,
               //scl input
    SCLO,
               //scl output
    SCLOEN.
               //scl output enable, active low
    SCLPULLO.
               //scl pull-up output
    SCLPULLOEN, //scl pull-up output enable, active low
               //sda input
    SDAO.
               //sda output
    SDACEN.
               //sda output enable, active low
    SDAPULLO.
               //sda pull-up output
    SDAPULLOEN, //sda pull-up output enable, active low
    SENDAHS,
              //set sending address high period divider
    SENDALS.
               //set sending address low period divider
               //set sending data high period divider
   SENDDHS,
    SENDDLS,
               //set sending data low period divider
    SIC,
               //system interrupt clear
   SIO.
               //system interrupt output
    STRTC,
               //start celar
    STRTO,
               //start output
   STRTS.
               //start set
    STATE,
               //state output
    STRTHDS.
               //set start hold time
    STOPC,
               //stop clear
    STOPO.
               //stop output
    STOPS.
               //stop set
   STOPSUS.
               //set stop setup time
   STOPHDS
               //set stop hold time
parameter ADDRESS = 7'b0;
input LGYS, CMS, ACS, AAS, STOPS, STRTS;
output LGYO, CMO, ACO, AAO, SIO, STOPO, STRTO;
input LGYC, CMC, ACC, AAC, SIC, STOPC, STRTC;
input STRTHDS, SENDAHS, SENDALS, ACKHS;
input ACKLS, STOPSUS, STOPHDS, SENDDHS;
input SENDDLS, RECVDHS, RECVDLS, ADDRS;
output PARITYERROR;
input [7:0] DI;
output [7:0] DOBUF;
output [7:0] DO;
output [7:0] STATE;
input SDAI, SCLI;
output SDAO. SCLO:
output SDAOEN, SCLOEN;
output SDAPULLO, SCLPULLO;
output SDAPULLOEN, SCLPULLOEN;
input CE, RESET, CLK;
endmodule
```

## 用户例化该 IP 设计文件的模板文件

考虑用户的实际应用, IP Core Generator 工具在产生例化 I3C 设计文件的同时, 亦提供用户例化该 IP 设计文件的模板文件, 如图 3-158 所示。

SUG284-1.9 127(155)

3.513C

### 图 3-158 用户例化该 IP 设计文件的模板文件

```
GW I3C your instance name (
   .lgyo(lgyo_o), //output lgyo
    .cmo(cmo_o), //output cmo
    .aco(aco o), //output aco
   .aao(aao_o), //output aao
    .sio(sio_o), //output sio
    .stopo(stopo_o), //output stopo
   .strto(strto o), //output strto
    .parityerror(parityerror_o), //output parityerror
    .dobuf(dobuf_o), //output [7:0] dobuf
    .dout(dout o), //output [7:0] dout
    .state(state_o), //output [7:0] state
    .sdao(sdao_o), //output sdao
    .sclo(sclo_o), //output sclo
    .sdaoen(sdaoen_o), //output sdaoen
    .scloen(scloen o), //output scloen
    .sdapullo(sdapullo_o), //output sdapullo
    .sclpullo(sclpullo_o), //output sclpullo
   .sdapulloen(sdapulloen_o), //output sdapulloen
    .sclpulloen(sclpulloen_o), //output sclpulloen
    .lgys(lgys_i), //input lgys
   .cms(cms_i), //input cms
    .acs(acs_i), //input acs
    .aas(aas i), //input aas
   .stops(stops_i), //input stops
    .strts(strts_i), //input strts
    .lgyc(lgyc_i), //input lgyc
   .cmc(cmc_i), //input cmc
    .acc(acc_i), //input acc
   .aac(aac_i), //input aac
    .sic(sic_i), //input sic
    .stopc(stopc_i), //input stopc
   .strtc(strtc_i), //input strtc
    .strthds(strthds_i), //input strthds
    .sendahs(sendahs_i), //input sendahs
   .sendals(sendals_i), //input sendals
    .ackhs(ackhs_i), //input ackhs
    .ackls(ackls_i), //input ackls
   .stopsus(stopsus_i), //input stopsus
    .stophds(stophds_i), //input stophds
    .senddhs(senddhs_i), //input senddhs
   .senddls(senddls_i), //input senddls
    .recvdhs(recvdhs_i), //input recvdhs
    .recvdls(recvdls_i), //input recvdls
    .addrs(addrs i), //input addrs
    .di(di i), //input [7:0] di
   .sdai(sdai_i), //input sdai
    .scli(scli_i), //input scli
    .ce(ce i), //input ce
   .reset(reset i), //input reset
    .clk(clk_i) //input clk
```


## IP Core Generator 生成 I3C 示例

以产生 GW1NZ-1 器件支持的 I3C 为例,在 IP 配置界面选择 device 为 GW1NZ-LV1CS16C5/I4,并根据用户要求配置 Options 配置信息,界面配置 如图 3-159 所示,单击 "OK",产生用户所需的 I3C IP 设计文件。

产生的 I3C IP 设计文件所在目录即为配置界面中"Create In"设置路径。

SUG284-1.9 128(155)

### 图 3-159 I3C IP Customization 设置



# **3.6 SPMI**

SPMI 是一种双线串行接口,可将片上处理器系统(SoC)的集成电源控制器(PC)与一个或多个电源管理集成电路(PMIC)电压调节系统相连。SPMI 使系统能够使用单个 SPMI 总线动态调整 SoC 内部电压域的电源和衬底偏置电压。在 IP Core Generator 界面中,单击"SPMI",界面右侧会显示 SPMI 的相关信息概要,如图 3-160 所示。


SUG284-1.9 129(155)

### 图 3-160 SPMI 的信息概要



在 IP Core Generator 界面中,双击 SPMI,弹出 SPMI 的"IP Customization"窗口。该窗口包括"File"配置框、"Options"配置框、端口配置框图和帮助按钮"Help",如图 3-161 所示。

## 图 3-161 SPMI 的 IP Customization 窗口结构



SUG284-1.9 130(155)

#### 1. File 配置框

File 配置框用于配置产生 SPMI 实例化文件的相关信息,如图 3-161 中标注的 File 配置框所示。

SPMI 的 File 配置框的使用和 SP 模块类似,具体请参考 <u>3.1</u>Block Memory > <u>3.1.1</u>SP 的 File 配置框。

#### 注!

目前仅有 GW1NZ-1 支持 SPMI,如 Target Device 选择其他 device,SPMI 置灰,无法产生 对应的 IP。

### 2. Options 配置框

Options 配置框用于配置例化高云硬核原语 SPMI 设计文件中 SPMI 的配置信息,如图 3-161 中标注的 Options 配置框所示。

- Functional Configuration:
  - Shutdown by VCCEN: 通过外部引脚 VCCEN 关闭。如果选择 此选项,则 SPMI 的通信功能将不可用。
  - Master/Slave:将 SPMI 设置为主机或从机。
- Master Configuration:
  - MID: 主机的 ID,设置范围为 0-3,默认值为 0。
  - Respond Delay:设置响应延迟时间。
  - SCLK Normal Period: Normal 模式下 sclk 的周期长度。
  - SCLK Low Period: 睡眠模式下 sclk 的周期长度。
- Slave Configuration:
  - SID:设置 SPMI 从机的 ID。
- General configuration:
  - Enable State Code Register: 启用或禁用寄存器。例如,如果选择"启用状态代码寄存器"选项,则输出 STATE 数据将通过一个寄存器。
  - Request Pipeline Steps: 设置请求信号采样时间的延迟步长。
  - Enable Decode Command: 启用或禁用解码。如果选择启用解码。令,SPMI将解码复位,睡眠,关闭和唤醒命令。
  - Enable Reset Command: 启用或禁用重置命令。
  - Clock From External: 启用或禁用外部时钟。
  - Clock Frequency: 系统时钟频率。

#### 3. 端口配置框

配置框图显示当前 IP Core 的配置结果示例框图,如图 3-161 中标注的配置框图所示。

### 4. Help 按钮

单击"Help",显示 IP Core 的配置信息的页面,如图 3-162 所示。

SUG284-1.9 131(155)

## 图 3-162 Help 信息

## SPMI

#### Information

Type:	SPMI
Vendor:	GOWIN Semiconductor
Summary:	Gowin IPCore SPMI is a two-wire serial interface that connects the integrated Power Controller (PC) of a System-on-Chip (SoC) processor system with one or more Power Management Integrated Circuits (PMIC) voltage regulation systems. SPMI enables systems to dynamically adjust the supply and substrate bias voltages of the voltage domains inside the SoC using a single SPMI bus.

## **Options**

Option	Description
Functional Configuration	<b>Shutdown by VCCEN</b> - Shutdown by external pin VCCEN. If choose this option, SPMI's communication function will not be available.
	Master/Slave - Set SPMI to master or slave.
Master Configuration	MID - Set the identifier of the SPMI master
	Respond Delay - Set the response delay time.
	SCLK Normal Period - Set the period of the sclk in normal mode.
	SCLK Low Period - Set the period of the sclk in sleep mode.
Slave Configuration	SID - Set the identifier of the SPMI slave.
General configuration	<b>Enable State Code Register</b> - Enable or disable registers. For example, If you choose the Enable State Code Register option, the output STATE data will go through one register.
	<b>Request Pipeline Steps</b> - Set the delay step size of the request signal sampling time.
	Enable Decode Command - Enable or disable decoding .If you choose Enable Decode Command, SPMI will decode the reset, sleep, shutdown, and wakeup commands.
	Enable Reset Command - Enable or disable the reset command.
	Clock From External - Enable or disable the external clock.
	Clock Frequency - System clock frequency

Copyright(C)2014-2018 GOWIN Semiconductor Corporation. All Rights Reserved.

Help 页面包括当前 IP Core 的概要介绍,以及 Options 各项配置的简要说明。

## IP 生成文件

如图 3-163 所示,SPMI 的"IP Customization"窗口配置完成后,单击"OK",产生以配置文件"File Name"命名的三个文件:


- 例化高云原语 SPMI 设计文件 "gw\_spmi.v";
- 用户例化该 IP 设计文件的模板文件 "gw\_spmi\_tmp.v";
- 例化原语 SPMI 的配置文件 "gw\_spmi.ipc"。

下述是 verilog 语言产生的文件。

SUG284-1.9 132(155)

3 使用 3.6SPMI

#### 图 3-163 配置的 IP Customization



## 例化 SPMI 设计文件

例化 SPMI 设计文件为完整的 verilog 模块,模块中根据"IP Customization"中的 SPMI 配置,产生实例化的 SPMI,如图 3-164 所示。

SUG284-1.9 133(155)

3 使用 3.6SPMI

## 图 3-164 例化 SPMI 设计文件

```
module GW_SPMI (addro, datao, state, cmd, sdata, sclk, clk, ce, resetn,
                locreset, pa, sa, ca, addri, datai, clkext, enext);
output [3:0] addro;
output [7:0] datao;
output [15:0] state;
output [3:0] emd;
inout sdata;
inout sclk;
input clk;
input ce;
input resetn;
input locreset;
input pa;
input sa;
input ca;
input [3:0] addri;
input [7:0] datai;
input clkext;
input enext;
SPMI spmi_inst (
    . ADDRO (addro) ,
    .DATAO(datao),
    .STATE(state),
    .CMD (cmd),
    .SDATA(sdata),
    .SCLK(sclk).
    .CLK(clk).
    .CE(ce).
    RESETN(resetn).
    .LOCRESET (locreset).
    .PA(pa),
    SA(sa).
    .CA(ca),
    . ADDRI (addri) ,
    .DATAI(datai),
    .CLKEXT(clkext).
    .ENEXT(enext)
defparam spmi_inst.FUNCTION_CTRL = 7'b0000100;
defparam spmi_inst.MSID_CLKSEL = 7'b00000000;
defparam spmi_inst.RESPOND_DELAY = 4'b0000;
defparam spmi_inst.SCLK_NORMAL_PERIOD = 7'b0000011;
defparam spmi_inst.SCLK_LOW_PERIOD = 7'b00000011;
defparam spmi_inst.CLK_FREQ = 7'b0000000;
defparam spmi_inst.SHUTDOWN_BY_ENABLE = 1'b0;
endmodule //GW_SPMI
module SPMI (CLK, CLKEXT, CE, RESETN, ENEXT, LOCRESET, PA, SA, CA, ADDRI,
           DATAI, ADDRO, DATAO, STATE, CMD, SDATA, SCLK)
/* synthesis syn_black_box_black_box_pad_pin="SDATA, SCLK" syn_noprune = 1*/;
parameter FUNCTION_CTRL = 7'b0;
parameter MSID CLKSEL = 7'b0;
parameter RESPOND_DELAY = 4'b0;
parameter SCLK_NORMAL_PERIOD = 7'b0;
parameter SCLK_LOW_PERIOD = 7'b0;
parameter CLK_FREQ = 7'b0;
parameter SHUTDOWN_BY_ENABLE = 1'b0;
input CLKEXT, ENEXT;
inout SDATA, SCLK;
input CLK, CE, RESETN, LOCRESET;
input PA, SA, CA;
input [3:0] ADDRI;
input [7:0] DATAI;
output [3:0] ADDRO;
output [7:0] DATAO;
output [15:0] STATE;
output [3:0] CMD;
```

SUG284-1.9 134(155)

3 使用 3.6SPMI

## 用户例化该 IP 设计文件的模板文件

考虑用户的实际应用, IP Core Generator 工具在产生例化 SPMI 设计文件的同时, 亦提供用户例化该 IP 设计文件的模板文件, 如图 3-165 所示。

#### 图 3-165 用户例化该 IP 设计文件的模板文件


```
GW SPMI your instance name (
    .addro(addro o), //output [3:0] addro
    .datao(datao o), //output [7:0] datao
    .state(state o), //output [15:0] state
    .cmd(cmd o), //output [3:0] cmd
    .sdata(sdata io), //inout sdata
    .sclk(sclk io), //inout sclk
    .clk(clk i), //input clk
    .ce(ce_i), //input ce
    .resetn(resetn i), //input resetn
    .locreset(locreset i), //input locreset
    .pa(pa_i), //input pa
    .sa(sa_i), //input sa
    .ca(ca_i), //input ca
    .addri(addri i), //input [3:0] addri
    .datai(datai i), //input [7:0] datai
    .clkext(clkext_i), //input clkext
    .enext(enext i) //input enext
);
```

## IP Core Generator 生成 SPMI 示例

以产生 GW1NZ-1 器件支持的 SPMI 为例,在 IP 配置界面选择 device 为 GW1NZ-LV1FN32C6/I5,并根据用户要求设置 Options 配置信息,界面配置如图 3-166 所示,单击"OK",产生用户所需的 SPMI IP 设计文件。

产生的 SPMI IP 设计文件所在目录即为配置界面中"Create In"设置路径。

SUG284-1.9 135(155)



#### 图 3-166 SPMI IP Customization 设置

# 3.7 Shadow Memory


当前, Shadow Memory(SSRAM)模块可实现 RAM16S(单端口模式)、RAM16SDP(半双端口模式)、ROM16(只读模式)。

## 3.7.1 RAM16S

RAM16S 为单端口工作模式,可以通过 RAM16S1、RAM16S2、RAM16S4 三种高云器件实现。SSRAM 的最大存储容量根据芯片型号的不同而不同。在 IP Core Generator 界面中,单击"RAM16S",界面右侧会显示 RAM16S 的相关信息概要,如图 3-167 所示。


SUG284-1.9 136(155)

## 图 3-167 RAM16S 的信息概要



在 IP Core Generator 界面中,双击 RAM16S,弹出 RAM16S 的"IP Customization"窗口。该窗口包括"File"配置框、"Options"配置框、端口配置框图和帮助按钮"Help",如图 3-168 所示。

SUG284-1.9 137(155)



#### 图 3-168 RAM16S 的 IP Customization 窗口结构

## 1. File 配置框

File 配置框用于配置产生 RAM16S 实例化文件的相关信息,如图 3-168 中标注的 File 配置框所示。

RAM16S 的 File 配置框的使用和 SP 模块类似,具体请参考 <u>3.1</u>Block Memory > <u>3.1.1</u>SP 的 File 配置框。

## 2. Options 配置框

Options 配置框用于用户自定义单端口存储器的配置信息,如图 3-168 中 Options 配置框所示。

RAM16S 的 Options 配置框的使用和 SP 模块类似,具体请参考 <u>3.1</u> Block Memory > <u>3.1.1</u>SP <u>中</u>的 Options 配置框。

#### 3. 端口配置框图

- 配置框图显示当前 IP Core 的配置结果示例框图,输入输出端口的位 宽根据 Options 配置实时更新,如图 3-168 中标注的端口配置框所示;
- Options 配置中的地址深度"Address Depth"配置影响 ad 的位宽,数据位宽"Data Width"配置影响 di 和 dout 的位宽。

#### 4. Help 按钮

单击"Help",显示 IP Core 的配置信息的页面,如图 3-169 所示。

SUG284-1.9 138(155)

## 图 3-169 Help 信息

#### RAM16S

#### Information

	Type:	RAM16S
	Vendor:	GOWIN Semiconductor
	Summary:	Shadow memory can be configured as single port mode. In this mode, the shadow memory supports different read and write data widths, and it can be implemented by primitive RAM16S1, RAM16S2 and RAM16S4 or a combination thereof. It can also be initialized by a memory initialization file.

#### **Options**

Option	Description
Width & Depth	Address Depth - Set the size of the address depth.
	Data Width - Set the size of the data width.
Resources Usage	Calculate - Calculate the resource usage in the design and display results below.
	RAM16S Usage - Display the number of RAM16S used.
	LUT Usage - Display the number of LUT used.
	MUX Usage - Display the number of MUX used.
Initialization	Memory Initialization File - Set the memory initialization file (.mi) path.

Help 页面包括当前 IP Core 的概要介绍,以及 Options 各项配置的简要说明。


## IP 生成文件

如图 3-170 所示,RAM16S 的"IP Customization"窗口配置完成后,单击"OK",产生以配置文件"File Name"命名的三个文件:

- 例化高云原语 RAM16S 设计文件 "gowin\_ram16s.v";
- 用户例化该 RAM16S 设计文件的模板文件 "gowin\_ram16s\_tmp.v";
- 例化原语 RAM16S 的配置文件 "gowin\_ram16s.ipc"。

如配置中选择的语言是 VHDL,产生的前两个文件名后缀为.vhd。下述以 verilog 语言为例介绍产生的文件。

SUG284-1.9 139(155)



#### 图 3-170 配置的 IP Customization

## 例化 RAM16S 设计文件

例化 RAM16S 设计文件为完整的 verilog 模块,模块中根据"IP Customization"中的 RAM16S 配置,产生实例化的 RAM16S,如图 3-171 所示。

0K

Cancel Help

SUG284-1.9 140(155)

#### 图 3-171 例化 RAM16S 设计文件

```
module Gowin_RAM16S (dout, di, ad, wre, clk);
output [0:0] dout;
input [0:0] di;
input [0:0] ad;
input wre;
input clk;
wire gw_gnd;
assign gw_gnd = 1'b0;
RAM16S1 ssram spx1 0 (
    .DO(dout[0]),
    .DI(di[0]),
    .AD({gw_gnd,gw_gnd,gw_gnd,ad[0]}),
    .WRE (wre),
    .CLK(clk)
);
defparam ssram_spx1_0.INIT_0 = 16'h0000;
endmodule //Gowin_RAM16S
```

## 用户例化该 IP 设计文件的模板文件

考虑用户的实际应用, IP Core Generator 工具在产生例化 RAM16S 设计文件的同时, 亦提供用户例化该 RAM16S 设计文件的模板文件, 如图 3-172 所示。

#### 图 3-172 用户例化该 IP 设计文件的模板文件


```
Gowin_RAM16S your_instance_name(
   .dout(dout_o), //output [0:0] dout
   .di(di_i), //input [0:0] di
   .ad(ad_i), //input [0:0] ad
   .wre(wre_i), //input wre
   .clk(clk_i) //input clk
);
```

#### IP Core Generator 生成 RAM16S 示例

如用户需产生地址位宽为 6,数据宽度为 2 的 RAM16S IP,以 device 选择 GW1N-UV9LQ176C6/I5 为例,界面配置如图 3-173 所示,初始化文件可根据用户需要在 Initialization 窗口配置,单击"OK",产生用户所需的 RAM16S IP 设计文件。

产生的 RAM16S IP 设计文件所在目录即为配置界面中"Create In"设置路径。

SUG284-1.9 141(155)



#### 图 3-173 RAM16S IP Customization 设置

## 3.7.2 RAM16SDP


RAM16SDP是半双端口工作模式,可通过RAM16SDP1、RAM16SDP2、RAM16SDP4 三种高云器件实现。SSRAM 的最大存储容量根据芯片型号的不同而不同。在 IP Core Generator 界面中,单击"RAM16SDP",界面右侧会显示RAM16SDP的相关信息概要,如图 3-174 所示。

0K

Cancel

Help


#### 图 3-174 RAM16SDP 的信息概要



SUG284-1.9 142(155)

在 IP Core Generator 界面中,双击"RAM16SDP",弹出"IP Customization"窗口。该窗口包括"File"配置框、"Options"配置框、端口配置框图和帮助按钮 "Help",如图 3-175 所示。

## 图 3-175 RAM16SDP 的 IP Customization 窗口结构



#### 1. File 配置框

File 配置框用于配置产生 RAM16SDP 实例化文件的相关信息,标注的 File 配置框如图 3-175 所示。

RAM16SDP 的 File 配置框的使用和 SP 模块的类似,请参考 <u>3.1</u>Block Memory > <u>3.1.1</u>SP 中 File 配置框介绍。

## 2. Options 配置框

Options 配置框用于用户自定义半双端口模式存储器的配置信息,如图 3-175 中标注的 Options 配置框所示。

RAM16SDP 的 Options 配置框的使用和 SP 模块的类似,请参考 3.1Block Memory > 3.1.1SP 中 Options 配置框。

#### 3. 端口配置框图

- 配置框图显示当前 IP Core 的配置结果示例框图,输入输出端口的位宽根据 Options 配置实时更新,如图 3-175 中标注的配置框图所示;
- Options 配置中的地址深度 Address Depth 配置影响 wad 和 rad 的位宽,数据位宽 Data Width 配置影响 di 和 dout 的位宽。

#### 4. Help 按钮

单击"Help",显示 IP Core 的配置信息页面,如图 3-176 所示。

SUG284-1.9 143(155)

## 图 3-176 Help 信息

#### RAM16SDP

#### **Information**

Type:	RAM16SDP
Vendor:	GOWIN Semiconductor
Summary:	Shadow memory can be configured as semi dual port mode. In this mode, the shadow memory supports different read and write data widths, and it can be implemented by primitive RAM16SDP1, RAM16SDP2 and RAM16SDP4 or a combination thereof. It can also be initialized by a memory initialization file.

#### **Options**

Option	Description
Width & Depth	Address Depth - Set the size of the address depth.
	Data Width - Set the size of the data width.
Resources Usage	Calculate - Calculate the resource usage in the design and display results below.
	RAM16SDP Usage - Display the number of RAM16SDP used.
	LUT Usage - Display the number of LUT used.
	MUX Usage - Display the number of MUX used.
Initialization	Memory Initialization File - Set the memory initialization file (.mi) path.

Help 页面包括当前 IP Core 的概要介绍,以及 Options 各项配置的简要说明。

## IP 生成文件


如图 3-177 所示, RAM16SDP 的"IP Customization"窗口配置完成后, 单击"OK", 产生以配置文件"File Name"命名的三个文件:

- 例化高云原语 RAM16SDP 设计文件 "gowin\_ram16sdp.v";
- 用户例化该 IP 设计文件的模板文件"gowin\_ram16sdp\_tmp.v";
- 例化原语 RAM16SDP 的配置文件 "gowin\_ram16sdp.ipc"。

如配置中选择的语言是 VHDL,则产生的前两个文件名后缀为.vhd。下述以 verilog 语言为例介绍产生的文件。

SUG284-1.9 144(155)

#### 图 3-177 配置的 IP Customization



## 例化 RAM16SDP 设计文件

例化 RAM16SDP 设计文件为完整的 verilog 模块,模块中根据"IP Customization"中的 RAM16SDP 配置,产生实例化的 RAM16SDP,如图 3-178 所示。

#### 注!

产生的实例 RAM16SDP 的 di、dout 的数据宽度和"IP Customization"中的 RAM16SDP 配置一致。

SUG284-1.9 145(155)

#### 图 3-178 例化 RAM16SDP 设计文件

```
module Gowin RAM16SDP (dout, di, wad, rad, wre, clk);
output [0:0] dout;
input [0:0] di;
input [0:0] wad;
input [0:0] rad;
input wre;
input clk;
wire gw gnd;
assign gw gnd = 1'b0;
RAM16SDP1 ssram sdpx1 0 (
    .DO(dout[0]),
    .DI(di[0]),
    .WAD({gw_gnd,gw_gnd,gw_gnd,wad[0]}),
    .RAD({gw_gnd,gw_gnd,gw_gnd,rad[0]}),
    .WRE (wre),
    .CLK(clk)
);
defparam ssram_sdpx1_0.INIT_0 = 16'h0000;
endmodule //Gowin RAM16SDP
```

## 用户例化该 IP 设计文件的模板文件

考虑用户的实际应用,IP Core Generator 工具在产生例化 RAM16SDP 设计文件的同时,亦提供用户例化该 IP 设计文件的模板文件,如图 3-179 所示。

#### 图 3-179 用户例化该 IP 设计文件的模板文件


```
Gowin_RAM16SDP your_instance_name(
    .dout(dout_o), //output [0:0] dout
    .di(di_i), //input [0:0] di
    .wad(wad_i), //input [0:0] wad
    .rad(rad_i), //input [0:0] rad
    .wre(wre_i), //input wre
    .clk(clk_i) //input clk
);
```

#### IP Core Generator 生成 RAM16SDP 示例

如用户需产生的地址位宽为 32,数据宽度为 4 的 RAM16SDP IP,以 device 选择 GW1N-UV9LQ176C6/I5 为例,界面配置如图 3-180 所示,初始 化文件可根据用户需要在 Initialization 窗口配置,单击 "OK",产生用户所需的 RAM16SDP IP 设计文件。

产生的 RAM16SDP IP 设计文件所在目录即为配置界面中"Create In"设置路径。

SUG284-1.9 146(155)




## 图 3-180 RAM16SDP 的 IP Customization 设置

## 3.7.3 ROM16

ROM16 是只读模式。SSRAM 的最大存储容量根据芯片型号的不同而不同。在 IP Core Generator 界面中,单击"ROM16",界面右侧会显示 ROM16的相关信息概要,如图 3-181 所示。


#### 图 3-181 ROM16 的信息概要



SUG284-1.9 147(155)

在 IP Core Generator 界面中,双击"ROM16",弹出 ROM16 的"IP Customization"窗口。窗口包括"File"配置框、"Options"配置框、端口配置框图和帮助按钮"Help",如图 3-182 所示。

#### 图 3-182 ROM16 的 IP Customization 窗口结构



#### 1. File 配置框

File 配置窗口用于配置产生的 ROM16 实例化文件的相关信息,如图 3-182 中标注的 File 配置框所示。

ROM16 的 File 配置框的使用和 SP 模块的类似,请参考 <u>3.1</u>Block Memory > 3.1.1SP 中的 File 配置框。

## 2. Options 配置框

Options 配置框用于用户自定义只读端口模式存储器的配置信息,如图 3-182 中标注的 Options 配置框所示。

ROM16 的 Options 配置框的使用和 SP 模块的类似,请参考 <u>3.1</u>Block Memory > <u>3.1.1</u>SP 中的 Options 配置。

#### 3. 端口配置框图

配置框图显示当前 IP Core 的配置结果示例框图,输入输出端口的位宽根据 Options 配置实时更新,如图 3-182 中标注的配置框图所示;

Options 配置中的地址深度 Address Depth 配置影响 ad 的位宽,数据位宽 Data Width 配置影响 dout 的位宽。

#### 4. Help 按钮

单击"Help",显示 IP Core 的配置信息页面,如图 3-183 所示。

SUG284-1.9 148(155)

## 图 3-183 Help 信息

#### **ROM16**

#### **Information**

Type:	ROM16
Vendor:	GOWIN Semiconductor
Summary:	Shadow memory can be configured as ROM mode. In this mode, the shadow memory supports different read data widths, and it can be implemented by primitive ROM16. It can also be initialized by a memory initialization file.

#### **Options**

Option	Description
Width & Depth	Address Depth - Set the size of the address depth.
	Data Width - Set the size of the data width.
Resources Usage	Calculate - Calculate the resource usage in the design and display results below.
	Block Ram Usage - Display the number of ROM16 used.
	LUT Usage - Display the number of LUT used.
	MUX Usage - Display the number of MUX used.
Initialization	Memory Initialization File - Set the memory initialization file (.mi) path.

Help 页面包括当前 IP Core 的概要介绍,以及 Options 各项配置的简要说明。

## IP 生成文件


如图 3-184 所示,ROM16 的"IP Customization"窗口配置完成后,单击"OK",产生以配置文件"File Name"命名的三个文件:

- 例化高云原语 ROM16 设计文件 "gowin\_rom16.v";
- 用户例化该 IP 设计文件的模板文件 "gowin\_rom16\_tmp.v";
- 例化原语 ROM16 的配置文件 "gowin\_rom16.ipc"。

如配置中选择的语言是 VHDL,产生的前两个文件名后缀为.vhd。下述以 verilog 语言为例介绍产生的文件。

SUG284-1.9 149(155)

#### 图 3-184 配置的 IP Customization



## 例化 ROM 设计文件

例化 ROM16 设计文件为完整的 verilog 模块,模块中根据"IP Customization"中的 ROM16 配置,产生实例化的 ROM16,如图 3-185 所示。

#### 注!

产生的实例 ROM16 的 dout 的数据宽度和 "IP Customization"中的 ROM16 配置一致。

SUG284-1.9 150(155)

#### 图 3-185 例化 ROM16 设计文件

```
module Gowin ROM16 (dout, ad);
output [3:0] dout;
input [3:0] ad;
ROM16 ssram rom 0 (
    .DO(dout[0]),
    .AD(ad[3:0])
);
defparam ssram rom 0.INIT 0 = 16'h0000;
ROM16 ssram rom 1 (
    .DO (dout[1]),
    .AD(ad[3:0])
defparam ssram rom 1.INIT 0 = 16'h0000;
ROM16 ssram rom 2 (
    .DO(dout[2]),
    .AD(ad[3:0])
defparam ssram rom 2.INIT 0 = 16'h0000;
ROM16 ssram rom 3 (
    .DO(dout[3]),
    .AD(ad[3:0])
);
defparam ssram rom 3.INIT 0 = 16'h0000;
endmodule //Gowin ROM16
```

## 用户例化 IP 设计文件的模板文件

IP Core Generator 工具考虑用户的实际应用,在产生例化 ROM16 设计文件的同时,亦提供用户例化该 IP 设计文件的模板文件,如图 3-186 所示。

## 图 3-186 用户例化 IP 设计文件的模板文件


```
Gowin_ROM16 your_instance_name(
    .dout(dout_o), //output [3:0] dout
    .ad(ad_i) //input [3:0] ad
);
```

#### IP Core Generator 生成 ROM16 示例

如用户需产生地址位宽为 32,数据宽度为 4 的 ROM16 IP,以 device 选择 GW1N-UV9LQ176C6/I5 为例,界面配置如图 3-187 所示,可根据用户需要,在 Initialization 窗口配置初始化文件,单击"OK",产生用户所需的 ROM16 IP 设计文件。

产生的 ROM16 IP 设计文件所在目录即为配置界面中"Create In"设置路径。

SUG284-1.9 151(155)



Memory Initialization File:

Cancel

## 图 3-187 ROM16 的 IP Customization 设置

## 3.8 BandGap

BandGap 是为芯片中的某些模块提供恒定的电压和电流。如果BandGap 关闭,则 OSC, PLL 和 FLASH 等某些模块将无法工作,从而降低了设备功耗。在 IP Core Generator 界面中,单击"BandGap",界面右侧会显示 BandGap 的相关信息概要,如图 3-188 所示。

#### 图 3-188 Bandgap 的信息概要




在 IP Core Generator 界面中,双击 BandGap,弹出 BandGap的"IP

SUG284-1.9 152(155)

Customization"窗口。该窗口包括"File"配置框、"Options"配置框、端口配置框图和帮助按钮"Help",如图 3-189 所示。

## 图 3-189 BandGap 的 IP Customization 窗口结构



#### 1. File 配置框

File 配置框用于配置产生 BandGap 实例化文件的相关信息,如图 3-189 中标注的"File 配置框"所示。

BandGap 的 File 配置框的使用和 SP 模块类似,具体请参考 <u>3.1</u>Block Memory > <u>3.1.1</u>SP 的 File 配置框。

#### 注!

目前仅有 GW1NZ-1 支持 BandGap,如 Target Device 选择其他 device,BandGap 置灰,无法产生对应的 IP。

#### 2. 端口配置框

配置框图显示当前 IP Core 的配置结果示例框图,如图 3-189 中标注的配置框图所示。

3. Help 按钮

单击 "Help",显示 IP Core 的配置信息的页面,如图 3-190 所示。

#### 图 3-190 Help 信息

#### **BandGap**

# Information Type: BandGap Vendor: GOWIN Semiconductor In GW1NZ-1 device, the function of bandGap is to provide constant voltage and current for some modules in the chip. If bandGap is turned off, some modules like OSC, PLL and FLASH will not work, thus reducing device power

SUG284-1.9 153(155)

Help 页面包括当前 IP Core 的概要介绍。


## IP 生成文件

如图 3-191 所示, BandGap 的 "IP Customization"窗口配置完成后,单击"OK",产生以配置文件"File Name"命名的三个文件:

- 例化高云原语 BandGap 设计文件 "gowin\_bandgap.v";
- 用户例化该IP设计文件的模板文件"gowin bandgap tmp.v";
- 例化原语 BandGap 的配置文件 "gowin\_ bandgap.ipc"。

下述是 verilog 语言产生的文件。

## 图 3-191 配置的 IP Customization



## 例化 BandGap 设计文件

例化 BandGap 设计文件为完整的 verilog 模块,模块中根据"IP Customization"中的 BandGap 配置,产生实例化的 BandGap,如图 3-192 所示。

## 图 3-192 例化 BandGap 设计文件

```
module Gowin_BANDGAP (bgen);
input bgen;

BANDGAP bandGap_inst (
    .BGEN(bgen)
);
endmodule //Gowin_BANDGAP

module BANDGAP ( BGEN )/*synthesis syn_black_box black_box_pad_pin = "BGEN" syn_noprune = 1*/;
input BGEN;
endmodule
```

SUG284-1.9 154(155)

## 用户例化该 IP 设计文件的模板文件

考虑用户的实际应用,IP Core Generator 工具在产生例化 BandGap 设计文件的同时,亦提供用户例化该 BandGap 设计文件的模板文件,如图 3-193 所示。

## 图 3-193 用户例化该 IP 设计文件的模板文件

```
Gowin_BANDGAP your_instance_name(
    .bgen(bgen_i) //input bgen
);
```

SUG284-1.9 155(155)

