

GW1NRF 系列 FPGA 产品原理图指导手册

使用高云半导体 GW1NRF 系列 FPGA 产品做电路板设计时需遵循一系列规则。本文档详细描述了 GW1NRF 系列 FPGA 产品相关的一些器件特性和特殊用法，并给出校对表用于指导原理图设计，主要内容如下：

- 电源
- JTAG
- 时钟管脚
- 差分管脚
- JTAGSEL_N
- 配置管脚复用
- FPGA 外接时钟
- BLE 外接时钟
- FPGA Bank 电压
- BLE 电压
- 各器件支持的配置模式
- 管脚分配

电源

概述

GW1NRF 系列 FPGA 产品支持 2 个版本，LV 和 UV 版本。LV 版本支持 1.2V 核电压；UV 版本支持器件 $V_{CC}/V_{CC0}/V_{CCX}$ 统一供电。

注！

UV 版本和 LV 版本功能相同并且管脚兼容。

电源指标

电源电压必须达到推荐工作范围内，器件才能正常工作。表 1 列出了各电源电压的推荐工作范围。

表 1 推荐工作范围

名称	描述	最小值	最大值
V_{CC}	LV 版本核电压	1.14V	1.26V

名称	描述	最小值	最大值
	UV版本核电压	1.71V	3.465V
V _{CC0x}	I/O Bank电源电压	1.14V	3.465V
V _{CCx}	辅助电压	2.375V	3.465V
VBAT1	SoC电池供电1电压	2.3V	3.6V
VBAT2	SoC电池供电2电压, 发送功耗等级0~14	1.05V	3.6V
	SoC电池供电2电压, 发送功耗等级15	1.25V	3.6V
	SoC电池供电2电压, 发送功耗等级16	1.45V	3.6V
	SoC电池供电2电压, 发送功耗等级17	1.7V	3.6V

总体功耗

针对特定密度、封装和资源利用率, 可以使用云源软件 GPA 工具进行功耗评估和分析。

电源上升斜率

电源电压上电时间参考范围值: 0.01mV/μs ~10mV/μs。


电池电压上电时间参考范围值: 1V/μs ~3.6V/μs。

电源滤波

每一个 FPGA 电源输入脚就近连接一个 0.1uF 陶瓷电容到地;

对于 V_{CC} 核电压输入端要重点进行噪声处理, 具体参考如下图所示:

图 1 V_{CC} 核电压输入端噪声处理



其中 FB 为磁珠, 参考型号 MH2029-221Y, 4.7uF 为陶瓷电容, 精度不低于±20%。

JTAG

JTAG 概述

JTAG 接口是将比特流数据下载到 FPGA 的 SRAM、片内 FLASH 或片外 FLASH 中。

信号定义


表 2 JTAG 配置模式信号定义

名称	I/O类型	说明
TCK	I	JTAG串行时钟输入

名称	I/O类型	说明
TMS	I, 内部弱上拉	JTAG串行模式输入
TDI	I, 内部弱上拉	JTAG串行数据输入
TDO	O	JTAG串行数据输出

JTAG 电路参考

图 2 JTAG 电路参考



注！

JTAG 插座第 6 脚的电源,根据实际情况可调整为 VCC1P2、VCC1P5、VCC1P8、VCC2P5。

时钟管脚

概述

时钟管脚包括 GCLK 全局时钟管脚和 PLL 时钟管脚。

- **GCLK:** GCLK 在产品中按象限分布,分成 L、R 两个象限,每个象限提供 8 个 GCLK 网络,每个 GCLK 可选时钟源包括专用的时钟输入管脚和普通的布线资源单元 (CRU),使用专用的时钟输入管脚可以取得更好的时钟性能;
- **PLL:** 通过配置不同的参数可以进行时钟的频率调整(倍频和分频)、相位调整、占空比调整等功能。

信号定义

表 3 时钟管脚的信号定义

名称	I/O 类型	说明
GCLKT_[x]	I/O	全局时钟输入管脚, T(True), [x]: 全局时钟序号。
GCLKC_[x]	I/O	全局时钟输入管脚, C(Comp), [x]: 全局时钟序号。
LPLL_T_fb/RPLL_T_fb	I	左边/右边 PLL 反馈输入管脚, T(True)。
LPLL_C_fb/RPLL_C_fb	I	左边/右边 PLL 反馈输入管脚, C(Comp)。
LPLL_T_in/RPLL_T_in	I	左边/右边 PLL 时钟输入管脚, T(True)。
LPLL_C_in/RPLL_C_in	I	左边/右边 PLL 时钟输入管脚, C(Comp)。

时钟输入选择

如果外部时钟作为 PLL 时钟输入，建议从 PLL_T 端输入。

GCLK 是全局时钟，直接连接到器件的所有资源，建议从 GCLK_T 端输入。

差分管脚

概述

差分传输是一种信号传输的技术，区别于传统的一根信号线一根地线的做法，差分传输在这两根线上都传输信号，这两个信号的振幅相等，相位相同，极性相反。

差分类型

I/O输出标准	单端/差分	Bank V _{cco} (V)	输出驱动能力(mA)
LVPECL33E	差分	3.3	16
MVLDS25E	差分	2.5	16
BLVDS25E	差分	2.5	16
RSDS25E	差分	2.5	8
LVDS25E	差分	2.5	8
LVDS25	差分	2.5/3.3	3.5/2.5/2/6
RSDS	差分	2.5/3.3	2
MINILVDS	差分	2.5/3.3	2
PPLVDS	差分	2.5/3.3	3.5
SSTL15D	差分	1.5	8
SSTL25D_I	差分	2.5	8
SSTL25D_II	差分	2.5	8
SSTL33D_I	差分	3.3	8
SSTL33D_II	差分	3.3	8
SSTL18D_I	差分	1.8	8
SSTL18D_II	差分	1.8	8
HSTL18D_I	差分	1.8	8
HSTL18D_II	差分	1.8	8
HSTL15D_I	差分	1.5	8

注！

具体差分管脚位置参考各 pinout 手册。

JTAGSEL_N

概述

JTAG 模式选择信号。若在云源软件中设置 JTAG 管脚复用为 GPIO，则器件上电后进行一次成功的配置后 JTAG 管脚变为 GPIO，JTAG 配置功能失

效，用户可通过拉低 JTAGSEL_N 进行恢复；如果用户未设置 JTAG 管脚复用，则 JTAG 配置功能一直可用。

信号定义

表 4 信号定义

管脚名称	I/O 类型	说明
JTAGSEL_N	I,内部弱上拉	将 JTAG 管脚从 GPIO 恢复为配置管脚，低电平有效

注！

JTAGSEL_N 管脚与 JTAG 配置的 4 个管脚（TCK、TMS、TDI、TDO）设置为 GPIO 时存在互斥关系：JTAGSEL_N 设置为 GPIO 时，JTAG 管脚只能作为配置管脚；JTAG 管脚设置为 GPIO 时，JTAGSEL_N 只能作为配置管脚。

配置管脚复用


概述

配置管脚复用指的是在上电瞬间执行的是配置功能，下载完比特流文件后作为普通 IO 使用。

通过 Gowin 云源软件配置管脚复用：

- 打开 Gowin 云源软件中相应的工程；
- 在菜单栏中选择“Project > Configuration > Dual-Purpose Pin”，如图 3 所示；
- 勾选对应选项设置配置管脚的复用情况。

图 3 配置管脚复用



管脚复用


- JTAG: 作为 GPIO 时, 可用作 input 或 output 类型;
- JTAGSEL_N: 作为 GPIO 时, 可用作 input 或 output 类型。

注!

如果 IO 口数量够使用, 优先使用非复用管脚。

FPGA 外接时钟

图 4 FPGA 外接晶振电路



其中 FB 为磁珠, 参考型号 MH2029-221Y; 电阻精度不低于 $\pm 5\%$; 电容精度不低于 $\pm 20\%$

BLE 外接时钟

启用外部时钟情况如下:

- LF_XIN 和 LF_XOUT 外接 32KHz 的晶体振荡器;
- XIN 和 XOUT 外接 48MHz 的晶体振荡器。

FGPA Bank 电压

各器件的 Bank 供电要求请参考如下文档中的 Power 部分, [UG892](#), GW1NRF-4B 器件 Pinout 手册。

BLE 电压

BLE 电源种类包括 VBAT1、VBAT2、MCUVCC、VCCGPIO、SW_DCDC。电源管理可以配置为不同的模式:

- DCDC 降压模式, 电池连接到 VBAT1 和 VBAT2, DCDC 输出 1.25V 电压连接到 VCC。
- DCDC 升压模式, 电池连接到 VCC 和 VBAT2, DCDC 输出 2.6V 电压连接到 VBAT1。
- DCDC 关闭模式, 电池连接到 VBAT1 和 VBAT2, DCDC 输出连接到地, VCC 连接到 2.2uF 的去耦电容。在 BAT1 和 VCC 之间有一个专用的线性电源调节器(LDO), 在 VCC 上产生 1.25V 的电压。
- 外部 DCDC 配置模式, 电池连接到管脚 VBAT2 和 VCC。DCDC 输出连接到地, VBAT1 连接到外部供电, 最低供电电压为 2.6V。

各器件支持的配置模式

表 5 GW1NRF-4B 配置模式

配置模式	JTAG	AUTO BOOT
QN48	Yes	Yes
QN48E	Yes	Yes

管脚分配

在电路设计前需要对 FPGA 的管脚分配进行全局统筹，针对应用结合器件架构特性做出合理的选择，包括 IO LOGIC、全局时钟资源、PLL 资源、差分信号资源等。

注！

配置过程中，器件的所有 I/O（除 TCK 外）均为内部弱上拉，配置完成后 I/O 状态由用户程序和约束控制。

技术支持与反馈

高云半导体提供全方位技术支持，在使用过程中如有任何疑问或建议，可直接与公司联系：

网址：www.gowinsemi.com.cn

E-mail：support@gowinsemi.com

Tel: 00 86 0755 82620391

版本信息

日期	版本	说明
2020/7/28	1.0	初始版本。

版权所有© 2020 广东高云半导体科技股份有限公司

未经本公司书面许可，任何单位和个人不得擅自摘抄、复制、翻译本档内容的部分或全部，并不得以任何形式传播。

免责声明

本档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其它方式授予任何知识产权许可。除高云半导体在其产品的销售条款和条件中声明的责任之外，高云半导体概不承担任何法律或非法律责任。高云半导体对高云半导体产品的销售和 / 或使用不作任何明示或暗示的担保，包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等，均不作担保。高云半导体对档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任，高云半导体保留修改档中任何内容的权利，恕不另行通知。高云半导体不承诺对这些档进行适时的更新。