


日期	版本	说明
2021/1/27	1.0	初始版本，支持UG484，UG400，UG256，PG256，UG332，UG324，PG484封装。
2021/5/19	1.1	修改UG484的IOB15A，IOB15B，IOB17A，IOB17B的管脚位置。

GW2AN系列FPGA产品
GW2AN-18X器件Pinout
Pin Definitions

管脚名称	方向	说明
用户I/O管脚		
IO [End][Row/Column Number][A/B]	I/O/LVDS	[End]提供管脚在器件中的位置信息，包括L(left) R(right) B(bottom) T(top)
		[Row/Column Number]提供管脚在器件中的具体行列位置信息，若[End]为T(top)或B(bottom)，则提供列信息，即管脚对应的CFU列数。若[End]为L(left)或R(right)，则提供行信息，即管脚对应的CFU行数
		[A/B]提供差分信号对信息
		方向为LVDS时表示该管脚只支持真LVDS输出
多功能管脚		
IO [End][Row/Column Number][A/B]/MMM		多功能管脚定义，/MMM表示在用户I/O功能的基础上有另外一种或多种功能。当这些功能不使用的时 候，这些管脚可以用作用户I/O
D0	I/O	CPU模式下的数据端口D0
D1	I/O	CPU模式下的数据端口D1
D2	I/O	CPU模式下的数据端口D2
D3	I/O	CPU模式下的数据端口D3
D4	I/O	CPU模式下的数据端口D4
D5	I/O	CPU模式下的数据端口D5
D6	I/O	CPU模式下的数据端口D6
D7	I/O	CPU模式下的数据端口D7
WE_N	I	CPU模式下选择D[7: 0]的数据输入输出方向
TMS	I, 内部弱上拉	JTAG模式串行模式输入
TCK	I	JTAG模式串行时钟输入，需要在PCB上连接4.7K下拉电阻
TDO	O	JTAG模式串行数据输出
TDI	I, 内部弱上拉	JTAG模式串行数据输入
JTAGSEL_N	I, 内部弱上拉	JTAG模式选择信号，低电平有效
RECONFIG_N	I, 内部弱上拉	低电平脉冲开始新的GowinCONFIG配置
FASTRD_N	I/O	MSPI模式下Flash访问速度选择端口FASTRD_N，低电平表示使用高速Flash访问模式，高电平表示使用普通Flash访问模式
QSSPI_WPN	I	QSSPI模式下WPN；QSSPI模式下数据通道2
MI-1	I/O	MSPI模式下MI
MI-2	I/O	MSPI模式下WPN；QMSPI模式下数据通道2
MI-3	I/O	MSPI模式下HOLDN；QMSPI模式下数据通道3
MO	I/O	MSPI模式下MO
MCS_N	I/O	MSPI模式下的使能信号MCS_N，低电平有效
MCLK	I/O	MSPI模式下时钟输出MCLK，默认频率为 2.1Mhz，精度为+/-5%。
DOUT	O	SERIAL模式下的数据输出

GW2AN系列FPGA产品
GW2AN-18X器件Pinout
Pin Definitions

管脚名称	方向	说明
DIN	I, 内部弱上拉	SERIAL模式下的数据输入
SCLK	I	SSPI, SERIAL, CPU模式下的时钟输入
SO	I/O	SSPI模式下SO
SI	I/O	SSPI模式下SI
SSPI_CS_N	I/O, 内部弱上拉	SSPI模式下的使能信号SSPI_CS_N, 低电平有效, 内部弱上拉
CLKHOLD_N	I, 内部弱上拉	高电平表示SSPI模式和CPU模式操作有效 低电平表示SSPI模式和CPU模式操作无效
DONE	I/O	高电平表示成功完成编程配置 低电平表示未完成编程配置或编程配置失败
READY	I/O	高电平表示当前可以对器件进行编程配置 低电平表示无法对器件进行编程配置
GCLKC_[x]	I	GCLKT_[x]的差分对比输入管脚, C(Comp), [x]是全局时钟序号 ^[1]
GCLKT_[x]	I	全局时钟输入管脚, T(True), [x]: 全局时钟序号
LPLL_C_fb/RPLL_C_fb	I	左边/右边PLL反馈输入管脚, C(Comp)
LPLL_T_fb/RPLL_T_fb	I	左边/右边PLL反馈输入管脚, T(True)
LPLL_C_in/RPLL_C_in	I	左边/右边PLL时钟输入管脚, C(Comp)
LPLL_T_in/RPLL_T_in	I	左边/右边PLL时钟输入管脚, T(True)
MODE2	I, 内部弱上拉	GowinCONFIG配置模式选择信号端口; 若该管脚未被封装出来, 内部接地
MODE1	I, 内部弱上拉	GowinCONFIG配置模式选择信号端口; 若该管脚未被封装出来, 内部接地
MODE0	I, 内部弱上拉	GowinCONFIG配置模式选择信号端口; 若该管脚未被封装出来, 内部接地
SPMI_SDATA	I/O	SPMI (系统电源管理接口) 模式的通讯总线
SPMI_EN/VCCEN	I	SPMI (系统电源管理接口) 模式的睡眠控制和使能
SPMI_SCLK	I/O	SPMI (系统电源管理接口) 模式的通讯总线
SPMI_CLK	I	SPMI (系统电源管理接口) 外部低速时钟
SDA	I/O	I2C串行数据线
SCL	I	I2C串行时钟线
其他管脚		
VSS	NA	Ground管脚
VCC	NA	核电压供电管脚
VCCO#	NA	I/O BANK#的I/O电压供电管脚
VCCX	NA	辅助电压供电管脚
注!		
[1]当输入是单端时,GCLKC_[x]所在管脚不是全局时钟管脚。		



注!

- [1]每个Bank还提供一个独立的参考电压（VREF）；
- [2]用户可以选择使用IOB内置的VREF源（等于 $0.5 \times VCCO$ ）；
- [3]也可选择外部的VREF输入（使用Bank中任意一个IO管脚作为外部VREF输入）。

注！ [1] 使用True LVDS的Bank VCCO建议设置为2.5V。 [2] 建议把VCCX和电压最高的VCCO接在一起使用。			
GW2AN-18X器件 UV版UG484/UG400/UG256/PG256/UG332/UG324/PG484封装电源供电要求			
名称	描述	最小值	最大值
VCC/VCCX	核电压和辅助电压内部短接在一起	2.5V	3.465V
VCCO0、VCCO1、VCCO2、VCCO3、 VCCO4、VCCO5、VCCO6、VCCO7、 VCCO8、VCCO9	I/O Bank电压	1.14V	3.465V
GW2AN-18X器件 LV版UG484/UG400/UG256/PG256/UG332/UG324/PG484封装电源供电要求			
名称	描述	最小值	最大值
VCC	核电压	1.14V	1.26V
VCCO1、VCCO2、VCCO3、VCCO4、 VCCO5、VCCO6、VCCO7、VCCO8、 VCCO9	I/O Bank电压	1.14V	3.465V
VCCX/VCCO0	辅助电压和I/O Bank0电压内部短接在一起	2.5V	3.465V
GW2AN-18X器件 EV版UG484/UG400/UG256/PG256/UG332/UG324/PG484封装电源供电要求			
名称	描述	最小值	最大值
VCC	核电压	0.95V	1.05V
VCCO1、VCCO2、VCCO3、VCCO4、 VCCO5、VCCO6、VCCO7、VCCO8、 VCCO9	I/O Bank电压	1.14V	3.465V
VCCX/VCCO0	辅助电压和I/O Bank0电压内部短接在一起	2.5V	3.465V