



DK_START_GW5AST-
LV138FPG676A_V1.0 配套子板
用户手册

DBUG1272-1.0.1, 2024-11-01

版权所有 © 2024 广东高云半导体科技股份有限公司

GOWIN高云、Gowin以及高云均为广东高云半导体科技股份有限公司注册商标，本手册中提到的其他任何商标，其所有权利属其拥有者所有。未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止反言或其它方式授予任何知识产权许可。除高云半导体在其产品的销售条款和条件中声明的责任之外，高云半导体概不承担任何法律或非法律责任。高云半导体对高云半导体产品的销售和/或使用不作任何明示或暗示的担保，包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等，均不作担保。高云半导体对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任，高云半导体保留修改文档中任何内容的权利，恕不另行通知。高云半导体不承诺对这些文档进行适时的更新。

版本信息

日期	版本	说明
2024/07/22	1.0	初始版本。
2024/11/01	1.0.1	更新 SDI 子板名称。

目录

目录	i
图目录	iv
表目录	vi
1 关于本手册	1
1.1 手册内容	1
1.2 相关文档	1
1.3 术语、缩略语	2
1.4 技术支持与反馈	2
2 IES 子板	3
2.1 子板简介	3
2.1.1 概述	3
2.1.2 子板套件	4
2.1.3 PCB 组件	4
2.1.4 系统框图	5
2.1.5 特性	5
2.2 子板电路	6
2.2.1 电源	6
2.2.2 时钟	6
2.2.3 以太网	7
2.2.4 ELVDS 接口	9
2.2.5 板级连接器	10
3 SDI 子板	25
3.1 子板简介	25
3.1.1 概述	25
3.1.2 子板套件	26

3.1.3 PCB 组件	26
3.1.4 系统框图.....	27
3.1.5 特性.....	27
3.2 子板电路.....	28
3.2.1 电源.....	28
3.2.2 时钟.....	29
3.2.3 HDMI 接口.....	29
3.2.4 SDI 接口.....	31
3.2.5 以太网	32
3.2.6 SGMII 接口.....	33
3.2.7 板级连接器	34
4 ISP 子板.....	49
4.1 子板简介.....	49
4.1.1 概述.....	49
4.1.2 子板套件.....	50
4.1.3 PCB 组件	50
4.1.4 系统框图.....	51
4.1.5 特性.....	51
4.2 子板电路.....	51
4.2.1 电源.....	51
4.2.2 MIPI CSI 接口	51
4.2.3 板级连接器	54
5 DVI 子板	57
5.1 子板简介.....	57
5.1.1 概述.....	57
5.1.2 子板套件.....	58
5.1.3 PCB 组件	58
5.1.4 系统框图.....	59
5.1.5 特性.....	59
5.2 子板电路.....	59
5.2.1 电源.....	59
5.2.2 HDMI 接口.....	60

5.2.3 GPIO	62
5.2.4 板级连接器	64
6 EDP 子板	78
6.1 子板简介	78
6.1.1 概述	78
6.1.2 子板套件	79
6.1.3 PCB 组件	79
6.1.4 系统框图	80
6.1.5 特性	80
6.2 子板电路	80
6.2.1 电源	80
6.2.2 EDP 接口	81
6.2.3 HDMI 接口	84
6.2.4 GPIO	86
6.2.5 板级连接器	86

图目录

图 2-1 EVAL_GW5AT-LV138KFPG676ES_Dcard_IES_V1.0 子板	3
图 2-2 子板套件	4
图 2-3 子板 PCB 组件说明	4
图 2-4 系统框图	5
图 2-5 电源系统分配示意图	6
图 2-6 时钟连接示意图	6
图 2-7 以太网接口连接示意图	7
图 2-8 ELVDS 接口连接示意图	9
图 3-1 EVAL_GW5AT-LV138FPG676_Dcard_SDI_SGMII_V2.1 子板	25
图 3-2 子板套件	26
图 3-3 子板 PCB 组件说明	26
图 3-4 系统框图	27
图 3-5 电源系统分配示意图	28
图 3-6 时钟连接示意图	29
图 3-7 HDMI-TX 接口连接示意图	29
图 3-8 SDI-IN 接口连接示意图	31
图 3-9 SDI-OUT 接口连接示意图	31
图 3-10 以太网 1 接口连接示意图	32
图 3-11 以太网 2 接口连接示意图	32
图 3-12 SGMII 1 连接示意图	33
图 3-13 SGMII 2 连接示意图	34
图 4-1 EVAL_GW5AT-LV138KFPG676ES_Dcard_MIPI-RX_ISP_V1.0 子板	49
图 4-2 子板套件	50
图 4-3 子板 PCB 组件说明	50
图 4-4 系统框图	51

图 4-5 MIPI CSI 接口连接示意图.....	52
图 5-1 EVAL_GW5AT-LV138KFP676ES_Dcard_DVI_SLVS_V1.0 子板.....	57
图 5-2 子板套件	58
图 5-3 子板 PCB 组件说明.....	58
图 5-4 系统框图	59
图 5-5 电源系统分配示意图	60
图 5-6 HDMI 接口连接示意图	60
图 5-7 GPIO 接口连接示意图	62
图 6-1 EVAL_GW5AT-LV138KFP676ES_Dcard_EDP_HDMI_V1.0 子板.....	78
图 6-2 子板套件	79
图 6-3 子板 PCB 组件说明.....	79
图 6-4 系统框图	80
图 6-5 电源系统分配示意图	81
图 6-6 EDP-TX 接口连接示意图	81
图 6-7 EDP-RX 接口连接示意图.....	81
图 6-8 HDMI-TX 接口连接示意图	84
图 6-9 GPIO 接口连接示意图	86

表目录

表 1-1 术语、缩略语	2
表 2-1 时钟管脚分配	7
表 2-2 以太网接口 J13 管脚分配	7
表 2-3 以太网接口 J14 管脚分配	8
表 2-4 以太网接口 J15 管脚分配	8
表 2-5 ELVDS 接口分配	9
表 2-6 RE1 板级连接器管脚分配	10
表 3-1 时钟管脚分配	29
表 3-2 HDMI-TX 接口 J2 管脚分配	29
表 3-3 SDI-IN 接口分配	31
表 3-4 SDI-OUT 接口分配	31
表 3-5 以太网 1 接口 J6 管脚分配	32
表 3-6 以太网 2 接口 J7 管脚分配	33
表 3-7 SGMII 1 接口分配	34
表 3-8 SGMII 2 接口分配	34
表 3-9 U8 板级连接器管脚分配	34
表 4-1 MIPI CSI1 接口 J1 管脚分配	52
表 4-2 MIPI CSI2 接口 J3 管脚分配	53
表 4-3 J2 板级连接器管脚分配	54
表 5-1 HDMI-TX 接口 J1 管脚分配	60
表 5-2 HDMI-RX 接口 J2 管脚分配	61
表 5-3 GPIO 连接器 J3 管脚分配	62
表 5-4 RE1 板级连接器管脚分配	64
表 6-1 EDP-TX 接口 J4 管脚分配	82
表 6-2 EDP-RX 接口 J6 管脚分配	83

表 6-3 HDMI-TX 接口 J1 管脚分配	84
表 6-4 GPIO 连接器 J5 管脚分配.....	86
表 6-5 RE1 板级连接器管脚分配	87

1 关于本手册

1.1 手册内容

DK_START_GW5AST-LV138FPG676A_V1.0 配套子板用户手册介绍了 DK_START_GW5AST-LV138FPG676A_V1.0 的 5 种配套子板：

1. EVAL_GW5AT-LV138KFPG676ES_Dcard_IES_V1.0（以下简称：IES 子板）
2. EVAL_GW5AT-LV138FPG676_Dcard_SDI_SGMII_V2.1（以下简称：SDI 子板）
3. EVAL_GW5AT-LV138KFPG676ES_Dcard_MIPI-RX_ISP_V1.0（以下简称：ISP 子板）
4. EVAL_GW5AT-LV138KFPG676ES_Dcard_DVI_SLVS_V1.0（以下简称：DVI 子板）
5. EVAL_GW5AT-LV138KFPG676ES_Dcard_EDP_HDMI_V1.0（以下简称：EDP 子板）

每套子板分别介绍了以下三个部分：

1. 简要介绍子板的功能特点。
2. 介绍子板的整体系统架构和硬件资源。
3. 介绍子板各部分硬件电路的功能、电路及管脚分配。

1.2 相关文档

通过登录高云半导体网站 www.gowinsemi.com 可以下载、查看以下相关文档：

- [DS981, Arora V 138K & 75K FPGA 产品数据手册](#)
- [UG986, GW5AST-138 器件 Pinout 手册](#)
- [UG1102, GW5AST 系列 FPGA 产品封装与管脚手册](#)

1.3 术语、缩略语

表 1-1 中列出了本手册中出现的相关术语、缩略语及相关释义。

表 1-1 术语、缩略语

术语、缩略语	全称	含义
IES	Gowin Industrial Ethernet System	高云工业以太网系统
HDMI	High-Definition Multimedia Interface	高清多媒体接口
SDI	Serial digital interface	串行数字接口
SGMII	Serial Gigabit Media Independent Interface	串行吉比特媒体独立接口
MIPI	Mobile Industry Processor Interface	移动产业处理器接口
ISP	Image Signal Processing	图像信号处理
DVI	Digital Visual Interface	数字视频接口
SLVS	Scalable Low Voltage Signaling	可扩展低压信号
EDP	Embedded DisplayPort	嵌入式显示端口
FPGA	Field Programmable Gate Array	现场可编程门阵列
GPIO	Gowin Programmable I/O	Gowin 可编程通用管脚
LVDS	Low-Voltage Differential Signaling	低电压差分信号

1.4 技术支持与反馈

高云半导体提供全方位技术支持，在使用过程中如有任何疑问或建议，可直接与公司联系：

网址：www.gowinsemi.com

E-mail：support@gowinsemi.com


Tel: +86 755 8262 0391

2 IES 子板

2.1 子板简介

2.1.1 概述

图 2-1 EVAL_GW5AT-LV138KFPG676ES_Dcard_IES_V1.0 子板



IES 子板需要搭配 DK_START_GW5AST-LV138FPG676A_V1.0 主板来使用，主要用于以太网通信、LVDS 通信以及 IES 评估。

2.1.2 子板套件

子板套件包括:

- EVAL_GW5AT-LV138KFP676ES_Dcard_IES_V1.0 子板


图 2-2 子板套件



① EVAL_GW5AT-LV138KFP676ES_Dcard_IES_V1.0子板


2.1.3 PCB 组件

图 2-3 子板 PCB 组件说明



2.1.4 系统框图

图 2-4 系统框图



2.1.5 特性

子板的关键特性如下：

1. 供电方式
 - 主板提供 DC3.3V 电源
 - 上电后，绿色 POWER 灯亮
2. 时钟系统
 - 一路 25MHz 单端时钟
3. 存储
 - 32Kbit EEPROM
4. 以太网
 - 三路以太网接口
 - 支持 MII 接口（10Base-T/100Base-TX）
 - RJ45 连接器，内部集成网络变压器
5. ELVDS 接口
 - ELVDS 接口，包含 6 对差分信号
6. 板级连接器
 - 采用 400Pin 1.27mm 间距的 FMC 连接器
 - 与 DK_START_GW5AST-LV138FPG676A_V1.0 主板通信

2.2 子板电路

2.2.1 电源


2.2.1.1 介绍

主板通过 FMC 连接器向子板提供 3.3V 电源。

输入的 3.3V 电源通过 IES 子板上的电源芯片产生 1.2V 电源，以满足 IES 子板的电源需求。

2.2.1.2 电源系统分配

图 2-5 电源系统分配示意图




2.2.2 时钟

2.2.2.1 介绍

子板提供了一路 25MHz 单端时钟，通过 SMA 接口对外输出。

图 2-6 时钟连接示意图



2.2.2.2 管脚分配

表 2-1 时钟管脚分配


器件号	信号名称	描述
J16	25MHz	25MHz 单端时钟

2.2.3 以太网

2.2.3.1 介绍

IES 子板提供了三路以太网，支持 10BASE-T/100BASE-TX 模式。使用 RJ45 连接器，内部集成网络变压器。连接示意图如下图所示。

图 2-7 以太网接口连接示意图



2.2.3.2 管脚分配

表 2-2 以太网接口 J13 管脚分配

J13 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
1	TD+	-	-	-	发送数据
2	TD-	-	-	-	发送数据
3	RD+	-	-	-	接收数据
4	GND	-	-	-	GND
5	GND	-	-	-	GND
6	RD-	-	-	-	接收数据
7	NC	-	-	-	悬空
8	GND	-	-	-	GND

J13 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
9	VCC3P3	-	-	3.3V	POWER
10	F_PHY2_LINKACT0	W24	2	3.3V	连接/活跃状态指示灯
11	NC	-	-	-	悬空
12	NC	-	-	-	悬空

表 2-3 以太网接口 J14 管脚分配

J14 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
1	TD+	-	-	-	发送数据
2	TD-	-	-	-	发送数据
3	RD+	-	-	-	接收数据
4	GND	-	-	-	GND
5	GND	-	-	-	GND
6	RD-	-	-	-	接收数据
7	NC	-	-	-	悬空
8	GND	-	-	-	GND
9	VCC3P3	-	-	3.3V	POWER
10	F_PHY1_LINKACT0	U26	2	3.3V	连接/活跃状态指示灯
11	NC	-	-	-	悬空
12	NC	-	-	-	悬空

表 2-4 以太网接口 J15 管脚分配

J15 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
1	TD+	-	-	-	发送数据
2	TD-	-	-	-	发送数据
3	RD+	-	-	-	接收数据
4	GND	-	-	-	GND
5	GND	-	-	-	GND
6	RD-	-	-	-	接收数据
7	NC	-	-	-	悬空


J15 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
8	GND	-	-	-	GND
9	VCC3P3	-	-	3.3V	POWER
10	F_PHY3_LINKACT0	G22	4	3.3V	连接/活跃状态指示灯
11	NC	-	-	-	悬空
12	NC	-	-	-	悬空

2.2.4 ELVDS 接口

2.2.4.1 介绍

IES 子板提供的 ELVDS 接口为 SMA 座，包含 6 对差分信号。连接示意图如下图所示。

图 2-8 ELVDS 接口连接示意图



2.2.4.2 管脚分配

表 2-5 ELVDS 接口分配

器件号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
J1	ELVDS_D0n	F19	5	3.3V	ELVDS 差分信号 0-
J4	ELVDS_D0p	F18	5	3.3V	ELVDS 差分信号 0+

器件号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
J11	ELVDS_D1n	D21	5	3.3V	ELVDS 差分信号 1-
J8	ELVDS_D1p	E21	5	3.3V	ELVDS 差分信号 1+
J5	ELVDS_D2n	F20	5	3.3V	ELVDS 差分信号 2-
J2	ELVDS_D2p	G19	5	3.3V	ELVDS 差分信号 2+
J9	ELVDS_D3n	A22	5	3.3V	ELVDS 差分信号 3-
J12	ELVDS_D3p	B22	5	3.3V	ELVDS 差分信号 3+
J3	ELVDS_D4n	E18	5	3.3V	ELVDS 差分信号 4-
J6	ELVDS_D4p	E17	5	3.3V	ELVDS 差分信号 4+
J7	ELVDS_D5n	C18	5	3.3V	ELVDS 差分信号 5-
J10	ELVDS_D5p	D18	5	3.3V	ELVDS 差分信号 5+

2.2.5 板级连接器

2.2.5.1 介绍

IES 子板上放置了 400Pin 1.27mm 间距的 FMC 板级连接器，用来与 DK_START_GW5AST-LV138FPG676A_V1.0 主板通信。

2.2.5.2 管脚分配

表 2-6 RE1 板级连接器管脚分配

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
A1	GND	-	-	-	GND
A2	NC	-	-	-	悬空
A3	NC	-	-	-	悬空
A4	GND	-	-	-	GND
A5	GND	-	-	-	GND
A6	NC	-	-	-	悬空
A7	NC	-	-	-	悬空
A8	GND	-	-	-	GND
A9	GND	-	-	-	GND
A10	NC	-	-	-	悬空
A11	NC	-	-	-	悬空
A12	GND	-	-	-	GND

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
A13	GND	-	-	-	GND
A14	NC	-	-	-	悬空
A15	NC	-	-	-	悬空
A16	GND	-	-	-	GND
A17	GND	-	-	-	GND
A18	NC	-	-	-	悬空
A19	NC	-	-	-	悬空
A20	GND	-	-	-	GND
A21	GND	-	-	-	GND
A22	NC	-	-	-	悬空
A23	NC	-	-	-	悬空
A24	GND	-	-	-	GND
A25	GND	-	-	-	GND
A26	NC	-	-	-	悬空
A27	NC	-	-	-	悬空
A28	GND	-	-	-	GND
A29	GND	-	-	-	GND
A30	NC	-	-	-	悬空
A31	NC	-	-	-	悬空
A32	GND	-	-	-	GND
A33	GND	-	-	-	GND
A34	NC	-	-	-	悬空
A35	NC	-	-	-	悬空
A36	GND	-	-	-	GND
A37	GND	-	-	-	GND
A38	NC	-	-	-	悬空
A39	NC	-	-	-	悬空
A40	GND	-	-	-	GND
B1	NC	-	-	-	悬空
B2	GND	-	-	-	GND

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
B3	GND	-	-	-	GND
B4	NC	-	-	-	悬空
B5	NC	-	-	-	悬空
B6	GND	-	-	-	GND
B7	GND	-	-	-	GND
B8	NC	-	-	-	悬空
B9	NC	-	-	-	悬空
B10	GND	-	-	-	GND
B11	GND	-	-	-	GND
B12	NC	-	-	-	悬空
B13	NC	-	-	-	悬空
B14	GND	-	-	-	GND
B15	GND	-	-	-	GND
B16	NC	-	-	-	悬空
B17	NC	-	-	-	悬空
B18	GND	-	-	-	GND
B19	GND	-	-	-	GND
B20	NC	-	-	-	悬空
B21	NC	-	-	-	悬空
B22	GND	-	-	-	GND
B23	GND	-	-	-	GND
B24	NC	-	-	-	悬空
B25	NC	-	-	-	悬空
B26	GND	-	-	-	GND
B27	GND	-	-	-	GND
B28	NC	-	-	-	悬空
B29	NC	-	-	-	悬空
B30	GND	-	-	-	GND
B31	GND	-	-	-	GND
B32	NC	-	-	-	悬空

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
B33	NC	-	-	-	悬空
B34	GND	-	-	-	GND
B35	GND	-	-	-	GND
B36	NC	-	-	-	悬空
B37	NC	-	-	-	悬空
B38	GND	-	-	-	GND
B39	GND	-	-	-	GND
B40	NC	-	-	-	悬空
C1	GND	-	-	-	GND
C2	NC	-	-	-	悬空
C3	NC	-	-	-	悬空
C4	GND	-	-	-	GND
C5	GND	-	-	-	GND
C6	NC	-	-	-	悬空
C7	NC	-	-	-	悬空
C8	GND	-	-	-	GND
C9	GND	-	-	-	GND
C10	ELVDS_D0p	F18	5	3.3V	ELVDS 差分 信号 0+
C11	ELVDS_D0n	F19	5	3.3V	ELVDS 差分 信号 0-
C12	GND	-	-	-	GND
C13	GND	-	-	-	GND
C14	NC	-	-	-	悬空
C15	NC	-	-	-	悬空
C16	GND	-	-	-	GND
C17	GND	-	-	-	GND
C18	NC	-	-	-	悬空
C19	NC	-	-	-	悬空
C20	GND	-	-	-	GND
C21	GND	-	-	-	GND

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
C22	F_PHY_MDC	G20	4	3.3V	MII 时钟输入
C23	F_PHY_MDIO	G21	4	3.3V	MII 数据输入 输出
C24	GND	-	-	-	GND
C25	GND	-	-	-	GND
C26	NC	-	-	-	悬空
C27	NC	-	-	-	悬空
C28	GND	-	-	-	GND
C29	GND	-	-	-	GND
C30	NC	-	-	-	悬空
C31	NC	-	-	-	悬空
C32	GND	-	-	-	GND
C33	GND	-	-	-	GND
C34	GND	-	-	-	GND
C35	NC	-	-	-	悬空
C36	GND	-	-	-	GND
C37	NC	-	-	-	悬空
C38	GND	-	-	-	GND
C39	VCC3P3	-	-	-	POWER
C40	GND	-	-	-	GND
D1	NC	-	-	-	悬空
D2	GND	-	-	-	GND
D3	GND	-	-	-	GND
D4	NC	-	-	-	悬空
D5	NC	-	-	-	悬空
D6	GND	-	-	-	GND
D7	GND	-	-	-	GND
D8	ELVDS_D4p	E17	5	3.3V	ELVDS 差分 信号 4+
D9	ELVDS_D4n	E18	5	3.3V	ELVDS 差分 信号 4-

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
D10	GND	-	-	-	GND
D11	ELVDS_D2p	G19	5	3.3V	ELVDS 差分 信号 2+
D12	ELVDS_D2n	F20	5	3.3V	ELVDS 差分 信号 2-
D13	GND	-	-	-	GND
D14	NC	-	-	-	悬空
D15	NC	-	-	-	悬空
D16	GND	-	-	-	GND
D17	NC	-	-	-	悬空
D18	NC	-	-	-	悬空
D19	GND	-	-	-	GND
D20	NC	-	-	-	悬空
D21	NC	-	-	-	悬空
D22	GND	-	-	-	GND
D23	NC	-	-	-	悬空
D24	NC	-	-	-	悬空
D25	GND	-	-	-	GND
D26	NC	-	-	-	悬空
D27	F_PHY3_RXE R	L18	4	3.3V	MII 接收错误
D28	GND	-	-	-	GND
D29	NC	-	-	-	悬空
D30	NC	-	-	-	悬空
D31	NC	-	-	-	悬空
D32	NC	-	-	-	悬空
D33	NC	-	-	-	悬空
D34	NC	-	-	-	悬空
D35	NC	-	-	-	悬空
D36	VCC3P3	-	-	-	POWER
D37	GND	-	-	-	GND

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
D38	VCC3P3	-	-	-	POWER
D39	GND	-	-	-	GND
D40	VCC3P3	-	-	-	POWER
E1	GND	-	-	-	GND
E2	NC	-	-	-	悬空
E3	NC	-	-	-	悬空
E4	GND	-	-	-	GND
E5	GND	-	-	-	GND
E6	F_PHY1_RST_n	V23	2	3.3V	芯片复位
E7	F_PHY1_CRS	W23	2	3.3V	MII 载波侦听
E8	GND	-	-	-	GND
E9	F_PHY1_TXD2	V19	2	3.3V	MII 发送数据
E10	F_PHY1_TXD1	W19	2	3.3V	MII 发送数据
E11	GND	-	-	-	GND
E12	F_PHY1_TXD0	AA22	2	3.3V	MII 发送数据
E13	F_PHY1_TXEN	AA23	2	3.3V	MII 发送使能
E14	GND	-	-	-	GND
E15	F_PHY1_RXC	Y25	2	3.3V	MII 接收时钟
E16	F_PHY1_RXD V	AA25	2	3.3V	MII 接收数据有效
E17	GND	-	-	-	GND
E18	F_PHY1_RXD1	V26	2	3.3V	MII 接收数据
E19	F_PHY1_RXD2	W26	2	3.3V	MII 接收数据
E20	GND	-	-	-	GND
E21	NC	-	-	-	悬空
E22	NC	-	-	-	悬空
E23	GND	-	-	-	GND
E24	NC	-	-	-	悬空
E25	NC	-	-	-	悬空
E26	GND	-	-	-	GND

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
E27	NC	-	-	-	悬空
E28	NC	-	-	-	悬空
E29	GND	-	-	-	GND
E30	NC	-	-	-	悬空
E31	NC	-	-	-	悬空
E32	GND	-	-	-	GND
E33	NC	-	-	-	悬空
E34	NC	-	-	-	悬空
E35	GND	-	-	-	GND
E36	NC	-	-	-	悬空
E37	NC	-	-	-	悬空
E38	GND	-	-	-	GND
E39	NC	-	-	-	悬空
E40	GND	-	-	-	GND
F1	NC	-	-	-	悬空
F2	GND	-	-	-	GND
F3	GND	-	-	-	GND
F4	F_PHY1_CLK	U21	2	3.3V	外部时钟输入
F5	F_PHY1_Link	V21	2	3.3V	连接状态指示
F6	GND	-	-	-	GND
F7	F_PHY1_COL	V16	2	3.3V	MII 冲突检测
F8	F_PHY1_TXD3	V17	2	3.3V	MII 发送数据
F9	GND	-	-	-	GND
F10	NC	-	-	-	悬空
F11	F_PHY1_RXD3	Y20	2	3.3V	MII 接收数据
F12	GND	-	-	-	GND
F13	F_PHY1_TXC	AB24	2	3.3V	MII 发送时钟
F14	F_PHY1_RXE R	AC24	2	3.3V	MII 接收错误
F15	GND	-	-	-	GND

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
F16	F_PHY2_RXE R	AB26	2	3.3V	MII 接收错误
F17	F_PHY1_RXD0	AC26	2	3.3V	MII 接收数据
F18	GND	-	-	-	GND
F19	NC	-	-	-	悬空
F20	F_PHY1_LINK ACT0	U26	2	3.3V	连接/活跃状 态指示
F21	GND	-	-	-	GND
F22	NC	-	-	-	悬空
F23	NC	-	-	-	悬空
F24	GND	-	-	-	GND
F25	NC	-	-	-	悬空
F26	NC	-	-	-	悬空
F27	GND	-	-	-	GND
F28	NC	-	-	-	悬空
F29	NC	-	-	-	悬空
F30	GND	-	-	-	GND
F31	NC	-	-	-	悬空
F32	NC	-	-	-	悬空
F33	GND	-	-	-	GND
F34	NC	-	-	-	悬空
F35	NC	-	-	-	悬空
F36	GND	-	-	-	GND
F37	NC	-	-	-	悬空
F38	NC	-	-	-	悬空
F39	GND	-	-	-	GND
F40	NC	-	-	-	悬空
G1	GND	-	-	-	GND
G2	NC	-	-	-	悬空
G3	NC	-	-	-	悬空
G4	GND	-	-	-	GND

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
G5	GND	-	-	-	GND
G6	ELVDS_D5p	D18	5	3.3V	ELVDS 差分 信号 5+
G7	ELVDS_D5n	C18	5	3.3V	ELVDS 差分 信号 5-
G8	GND	-	-	-	GND
G9	ELVDS_D1p	E12	5	3.3V	ELVDS 差分 信号 1+
G10	ELVDS_D1n	D12	5	3.3V	ELVDS 差分 信号 1-
G11	GND	-	-	-	GND
G12	NC	-	-	-	悬空
G13	NC	-	-	-	悬空
G14	GND	-	-	-	GND
G15	NC	-	-	-	悬空
G16	NC	-	-	-	悬空
G17	GND	-	-	-	GND
G18	NC	-	-	-	悬空
G19	NC	-	-	-	悬空
G20	GND	-	-	-	GND
G21	F_PHY3_RST_ n	M16	4	3.3V	片上复位
G22	F_PHY3_TXD3	M17	4	3.3V	MII 发送数据
G23	GND	-	-	-	GND
G24	F_PHY3_TXD2	J24	4	3.3V	MII 发送数据
G25	F_PHY3_TXD0	H24	4	3.3V	MII 发送数据
G26	GND	-	-	-	GND
G27	F_PHY3_TXC	G24	4	3.3V	MII 发送时钟
G28	F_PHY3_RXC	F24	4	3.3V	MII 接收时钟
G29	GND	-	-	-	GND
G30	F_PHY3_RXD0	U25	4	3.3V	MII 接收数据

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
G31	F_PHY3_RXD2	D25	4	3.3V	MII 接收数据
G32	GND	-	-	-	GND
G33	F_PHY3_LINK ACT0	G22	4	3.3V	连接/活跃状态指示
G34	F_PHY3_RXD3	F22	4	3.3V	MII 接收数据
G35	GND	-	-	-	GND
G36	F_A2	J19	4	3.3V	芯片地址 A2
G37	F_SDA	H19	4	3.3V	串行地址/数据 I/O
G38	GND	-	-	-	GND
G39	NC	-	-	-	悬空
G40	GND	-	-	-	GND
H1	NC	-	-	-	悬空
H2	NC	-	-	-	悬空
H3	GND	-	-	-	GND
H4	NC	-	-	-	悬空
H5	NC	-	-	-	悬空
H6	GND	-	-	-	GND
H7	ELVDS_D3p	B22	5	3.3V	ELVDS 差分信号 3+
H8	ELVDS_D3n	A22	5	3.3V	ELVDS 差分信号 3-
H9	GND	-	-	-	GND
H10	NC	-	-	-	悬空
H11	NC	-	-	-	悬空
H12	GND	-	-	-	GND
H13	NC	-	-	-	悬空
H14	NC	-	-	-	悬空
H15	GND	-	-	-	GND
H16	NC	-	-	-	悬空
H17	NC	-	-	-	悬空

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
H18	GND	-	-	-	GND
H19	NC	-	-	-	悬空
H20	NC	-	-	-	悬空
H21	GND	-	-	-	GND
H22	F_PHY3_CRS	M14	4	3.3V	MII 载波侦听
H23	F_PHY3_COL	L14	4	3.3V	MII 冲突检测
H24	GND	-	-	-	GND
H25	F_PHY3_TXD1	H26	4	3.3V	MII 发送数据
H26	F_PHY3_TXEN	G26	4	3.3V	MII 发送使能
H27	GND	-	-	-	GND
H28	NC	-	-	-	悬空
H29	F_PHY3_RXD V	D26	4	3.3V	MII 接收数据 有效
H30	GND	-	-	-	GND
H31	F_PHY3_RXD1	F23	4	3.3V	MII 接收数据
H32	F_PHY3_Link	E23	4	3.3V	连接状态指示
H33	GND	-	-	-	GND
H34	F_A0	K20	4	3.3V	芯片地址 A0
H35	F_A1	J20	4	3.3V	芯片地址 A1
H36	GND	-	-	-	GND
H37	F_SCL	J18	4	3.3V	串行时钟
H38	WP	H18	4	3.3V	写保护
H39	GND	-	-	-	GND
H40	NC	-	-	-	悬空
J1	GND	-	-	-	GND
J2	NC	-	-	-	悬空
J3	NC	-	-	-	悬空
J4	GND	-	-	-	GND
J5	GND	-	-	-	GND
J6	F_PHY2_RST_ n	U14	2	3.3V	片上复位

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
J7	F_PHY2_CRS	V14	2	3.3V	MII 载波侦听
J8	GND	-	-	-	GND
J9	F_PHY2_RXD3	V18	2	3.3V	MII 接收数据
J10	F_PHY2_TXD3	W18	2	3.3V	MII 发送数据
J11	GND	-	-	-	GND
J12	F_PHY2_TXD2	U22	2	3.3V	MII 发送数据
J13	F_PHY2_TXD1	V22	2	3.3V	MII 发送数据
J14	GND	-	-	-	GND
J15	F_PHY2_TXEN	AA24	2	3.3V	MII 发送使能
J16	F_PHY2_TXC	AB25	2	3.3V	MII 发送时钟
J17	GND	-	-	-	GND
J18	F_PHY2_RXC	W25	2	3.3V	MII 接收时钟
J19	F_PHY2_RXD V	Y26	2	3.3V	MII 接收数据 有效
J20	GND	-	-	-	GND
J21	F_PHY2_RXD2	V24	2	3.3V	MII 接收数据
J22	F_PHY2_LINK ACT0	W24	2	3.3V	连接/活跃状 态指示
J23	GND	-	-	-	GND
J24	NC	-	-	-	悬空
J25	NC	-	-	-	悬空
J26	GND	-	-	-	GND
J27	NC	-	-	-	悬空
J28	NC	-	-	-	悬空
J29	GND	-	-	-	GND
J30	NC	-	-	-	悬空
J31	NC	-	-	-	悬空
J32	GND	-	-	-	GND
J33	NC	-	-	-	悬空
J34	NC	-	-	-	悬空
J35	GND	-	-	-	GND

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
J36	NC	-	-	-	悬空
J37	NC	-	-	-	悬空
J38	GND	-	-	-	GND
J39	NC	-	-	-	悬空
J40	GND	-	-	-	GND
K1	NC	-	-	-	悬空
K2	GND	-	-	-	GND
K3	GND	-	-	-	GND
K4	NC	-	-	-	悬空
K5	NC	-	-	-	悬空
K6	GND	-	-	-	GND
K7	NC	-	-	-	悬空
K8	F_PHY2_Link	T15	2	3.3V	连接状态指示
K9	GND	-	-	-	GND
K10	F_PHY2_COL	U15	2	3.3V	MII 冲突检测
K11	NC	-	-	-	悬空
K12	GND	-	-	-	GND
K13	NC	-	-	-	悬空
K14	F_PHY2_TXD0	U20	2	3.3V	MII 发送数据
K15	GND	-	-	-	GND
K16	F_PHY2_CLK	Y22	2	3.3V	外部时钟输入
K17	F_PHY3_CLK	Y23	2	3.3V	外部时钟输入
K18	GND	-	-	-	GND
K19	F_PHY2_RXD0	T17	2	3.3V	MII 接收数据
K20	F_PHY2_RXD1	T18	2	3.3V	MII 接收数据
K21	GND	-	-	-	GND
K22	NC	-	-	-	悬空
K23	NC	-	-	-	悬空
K24	GND	-	-	-	GND
K25	NC	-	-	-	悬空


RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
K26	NC	-	-	-	悬空
K27	GND	-	-	-	GND
K28	NC	-	-	-	悬空
K29	NC	-	-	-	悬空
K30	GND	-	-	-	GND
K31	NC	-	-	-	悬空
K32	NC	-	-	-	悬空
K33	GND	-	-	-	GND
K34	NC	-	-	-	悬空
K35	NC	-	-	-	悬空
K36	GND	-	-	-	GND
K37	NC	-	-	-	悬空
K38	NC	-	-	-	悬空
K39	GND	-	-	-	GND
K40	NC	-	-	-	悬空

3 SDI 子板

3.1 子板简介

3.1.1 概述

图 3-1 EVAL_GW5AT-LV138FPG676_Dcard_SDI_SGMII_V2.1 子板



SDI 子板需要搭配 DK_START_GW5AST-LV138FPG676A_V1.0 主板来使用，主要用于 HDMI 接口通信、SDI 接口通信和 SGMII 通信。


此 SDI 子卡支持 3Gbps SDI 数据传输。

3.1.2 子板套件

子板套件包括:

- EVAL_GW5AT-LV138FPG676_Dcard_SDI_SGMII_V2.1 子板


图 3-2 子板套件



① EVAL_GW5AT-LV138FPG676_Dcard_SDI_SGMII_V2.1子板


3.1.3 PCB 组件

图 3-3 子板 PCB 组件说明



3.1.4 系统框图

图 3-4 系统框图



3.1.5 特性

子板的关键特性如下：

1. 供电方式
 - 外部 DC5V 供电
 - 上电后，绿色 POWER 灯亮
2. 时钟系统
 - 一路 148.5MHz 差分时钟
3. 以太网接口
 - 两路以太网接口
 - RJ45 连接器，内部集成网络变压器
4. SGMII 接口
 - 两路 SGMII-IN 接口
 - 两路 SGMII-OUT 接口
5. HDMI 接口
 - 一路 HDMI-TX 接口，通过 ADV7513 编码芯片实现 HDMI-TX 通信
6. SDI 接口
 - 一路 SDI-IN 接口
 - 一路 SDI-OUT 接口
 - 3G-SDI 接口，数据速率高达 2.97Gbps
7. 板级连接器
 - 采用 400Pin 1.27mm 间距的 FMC 连接器
 - 与 DK_START_GW5AST-LV138FPG676A_V1.0 主板通信

3.2 子板电路

3.2.1 电源


3.2.1.1 介绍

SDI 子板通过外部 5V 电源适配器供电。

输入的 5V 电源通过 SSI 子板上的电源芯片产生 3.3V、2.5V、1.8V、1.0V 电源，以满足 SDI 子板的电源需求。

3.2.1.2 电源系统分配

图 3-5 电源系统分配示意图




3.2.2 时钟

3.2.2.1 介绍

SDI 子板提供了一路 148.5MHz 差分时钟。该时钟信号通过两个 SMA 座对外引出。

图 3-6 时钟连接示意图



3.2.2.2 管脚分配

表 3-1 时钟管脚分配


器件号	信号名称	描述
CN13	148.5MHZ_P	148.5M 差分时钟 P 端
CN14	148.5MHZ_N	148.5M 差分时钟 N 端

3.2.3 HDMI 接口

3.2.3.1 介绍

SDI 子板提供了一路 HDMI 输出接口。通过 ADV7513 编码芯片实现 HDMI-TX 通信。连接示意图如下图所示。

图 3-7 HDMI-TX 接口连接示意图



3.2.3.2 管脚分配

表 3-2 HDMI-TX 接口 J2 管脚分配

J2 管脚号	信号名称	I/O 电平	描述
1	HDMI_TXA2P	3.3V	HDMI 差分数据

J2 管脚号	信号名称	I/O 电平	描述
2	GND	-	GND
3	HDMI_TXA2N	3.3V	HDMI 差分数据
4	HDMI_TXA1P	3.3V	HDMI 差分数据
5	GND	-	GND
6	HDMI_TXA1N	3.3V	HDMI 差分数据
7	HDMI_TXA0P	3.3V	HDMI 差分数据
8	GND	-	GND
9	HDMI_TXA0N	3.3V	HDMI 差分数据
10	HDMI_TXACP	3.3V	HDMI 差分时钟
11	GND	-	GND
12	HDMI_TXACN	3.3V	HDMI 差分时钟
13	HDMI_CEC	3.3V	CEC 控制信号
14	NC	-	悬空
15	HDMI_DDC_SCL	5V	I2C 串行时钟
16	HDMI_DDC_SDA	5V	I2C 串行数据
17	GND	-	GND
18	HDMI_5V	5V	POWER
19	HDMI_HPD	5V	热插拔检测
20	GND	-	GND
21	GND	-	GND
22	GND	-	GND
23	GND	-	GND

3.2.4 SDI 接口

3.2.4.1 介绍

SDI 子板提供了一路 SDI 输入接口，一路 SDI 输出接口。SDI-IN 接口由一个 BNC 座接收串行数据，两个 SMA 座发送处理后串行数据；SDI-OUT 接口由两个 SMA 座接收串行数据，一个 BNC 座发送处理后的串行数据。SDI 接口连接示意图如下图所示。

图 3-8 SDI-IN 接口连接示意图





图 3-9 SDI-OUT 接口连接示意图



3.2.4.2 管脚分配

表 3-3 SDI-IN 接口分配

器件号	信号名称	I/O 电平	描述
CN3	SDO+	2.5V	SDO+
CN4	SDO-	2.5V	SDO-
J5	SDI+	2.5V	SDI+

表 3-4 SDI-OUT 接口分配

器件号	信号名称	I/O 电平	描述
CN1	1218_SD I+	2.5V	SDI+
CN2	1218_SD I-	2.5V	SDI-
J3	1218_SDO+	2.5V	SDO+

3.2.5 以太网

3.2.5.1 介绍

SDI 子板提供了两路以太网接口，支持 10BASE-T/100BASE-TX/1000BASE-T 模式。使用 RJ45 连接器，内部集成网络变压器。连接示意图如下图所示。

图 3-10 以太网 1 接口连接示意图





图 3-11 以太网 2 接口连接示意图



3.2.5.2 管脚分配

表 3-5 以太网 1 接口 J6 管脚分配

J6 管脚号	信号名称	描述
1	GND	GND
2	PHY1_TRD0+	差分数据通道 0+
3	PHY1_TRD0-	差分数据通道 0-
4	PHY1_TRD1+	差分数据通道 1+
5	PHY1_TRD2+	差分数据通道 2+
6	PHY1_TRD2-	差分数据通道 2-

J6 管脚号	信号名称	描述
7	PHY1_TRD1-	差分数据通道 1-
8	PHY1_TRD3+	差分数据通道 3+
9	PHY1_TRD3-	差分数据通道 3-
10	GND	GND

表 3-6 以太网 2 接口 J7 管脚分配

J7 管脚号	信号名称	描述
1	GND	GND
2	1512_MDIP0	媒体相关接口 0
3	1512_MDIN0	媒体相关接口 0
4	1512_MDIP1	媒体相关接口 1
5	1512_MDIP2	媒体相关接口 2
6	1512_MDIN2	媒体相关接口 2
7	1512_MDIN1	媒体相关接口 1
8	1512_MDIP3	媒体相关接口 3
9	1512_MDIN3	媒体相关接口 3
10	GND	GND

3.2.6 SGMII 接口

3.2.6.1 介绍

SDI 子板提供了两路 SGMII 输入接口，两路 SGMII 输出接口。通过 SMA 座连接主板 SERDES 接口（SMA 座）进行 SGMII 信号的传输。连接示意图如下图所示。

图 3-12 SGMII 1 连接示意图





图 3-13 SGMII 2 连接示意图



3.2.6.2 管脚分配

表 3-7 SGMII 1 接口分配

管脚号	信号名称	描述
CN5	54210S_SGIN+	SGMII 数据输入
CN7	54210S_SGIN-	SGMII 数据输入
CN6	54210S_SGOUT+	SGMII 数据输出
CN8	54210S_SGOUT-	SGMII 数据输出

表 3-8 SGMII 2 接口分配

管脚号	信号名称	描述
CN10	1512_S_INP	SGMII 接收数据
CN12	1512_S_INN	SGMII 接收数据
CN9	1512_S_OUTP	SGMII 传输数据
CN11	1512_S_OUT	SGMII 传输数据

3.2.7 板级连接器

3.2.7.1 介绍

SDI 子板上放置了 400Pin 1.27mm 间距的 FMC 连接器，用来与 DK_START_GW5AST-LV138FPG676A_V1.0 主板通信。

3.2.7.2 管脚分配

表 3-9 U8 板级连接器管脚分配

U8 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
A1	GND	-	-	-	GND
A2	NC	-	-	-	悬空
A3	NC	-	-	-	悬空
A4	GND	-	-	-	GND

U8 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
A5	GND	-	-	-	GND
A6	NC	-	-	-	悬空
A7	NC	-	-	-	悬空
A8	GND	-	-	-	GND
A9	GND	-	-	-	GND
A10	NC	-	-	-	悬空
A11	NC	-	-	-	悬空
A12	GND	-	-	-	GND
A13	GND	-	-	-	GND
A14	NC	-	-	-	悬空
A15	NC	-	-	-	悬空
A16	GND	-	-	-	GND
A17	GND	-	-	-	GND
A18	NC	-	-	-	悬空
A19	NC	-	-	-	悬空
A20	GND	-	-	-	GND
A21	GND	-	-	-	GND
A22	NC	-	-	-	悬空
A23	NC	-	-	-	悬空
A24	GND	-	-	-	GND
A25	GND	-	-	-	GND
A26	NC	-	-	-	悬空
A27	NC	-	-	-	悬空
A28	GND	-	-	-	GND
A29	GND	-	-	-	GND
A30	NC	-	-	-	悬空
A31	NC	-	-	-	悬空
A32	GND	-	-	-	GND
A33	GND	-	-	-	GND
A34	NC	-	-	-	悬空

U8 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
A35	NC	-	-	-	悬空
A36	GND	-	-	-	GND
A37	GND	-	-	-	GND
A38	NC	-	-	-	悬空
A39	NC	-	-	-	悬空
A40	GND	-	-	-	GND
B1	NC	-	-	-	悬空
B2	GND	-	-	-	GND
B3	GND	-	-	-	GND
B4	NC	-	-	-	悬空
B5	NC	-	-	-	悬空
B6	GND	-	-	-	GND
B7	GND	-	-	-	GND
B8	NC	-	-	-	悬空
B9	NC	-	-	-	悬空
B10	GND	-	-	-	GND
B11	GND	-	-	-	GND
B12	NC	-	-	-	悬空
B13	NC	-	-	-	悬空
B14	GND	-	-	-	GND
B15	GND	-	-	-	GND
B16	NC	-	-	-	悬空
B17	NC	-	-	-	悬空
B18	GND	-	-	-	GND
B19	GND	-	-	-	GND
B20	NC	-	-	-	悬空
B21	NC	-	-	-	悬空
B22	GND	-	-	-	GND
B23	GND	-	-	-	GND
B24	NC	-	-	-	悬空

U8 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
B25	NC	-	-	-	悬空
B26	GND	-	-	-	GND
B27	GND	-	-	-	GND
B28	NC	-	-	-	悬空
B29	NC	-	-	-	悬空
B30	GND	-	-	-	GND
B31	GND	-	-	-	GND
B32	NC	-	-	-	悬空
B33	NC	-	-	-	悬空
B34	GND	-	-	-	GND
B35	GND	-	-	-	GND
B36	NC	-	-	-	悬空
B37	NC	-	-	-	悬空
B38	GND	-	-	-	GND
B39	GND	-	-	-	GND
B40	NC	-	-	-	悬空
C1	GND	-	-	-	GND
C2	NC	-	-	-	悬空
C3	NC	-	-	-	悬空
C4	GND	-	-	-	GND
C5	GND	-	-	-	GND
C6	NC	-	-	-	悬空
C7	NC	-	-	-	悬空
C8	GND	-	-	-	GND
C9	GND	-	-	-	GND
C10	NC	-	-	-	悬空
C11	7513_D8	F19	5	3.3V	RGB 数据信号
C12	GND	-	-	-	GND
C13	GND	-	-	-	GND
C14	NC	-	-	-	悬空

U8 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
C15	NC	-	-	-	悬空
C16	GND	-	-	-	GND
C17	GND	-	-	-	GND
C18	NC	-	-	-	悬空
C19	NC	-	-	-	悬空
C20	GND	-	-	-	GND
C21	GND	-	-	-	GND
C22	1512_MDC	G20	4	2.5V	管理数据时钟
C23	1512_MDIO	G21	4	2.5V	管理数据
C24	GND	-	-	-	GND
C25	GND	-	-	-	GND
C26	1512_RESETh	G25	4	2.5V	硬件复位
C27	NC	-	-	-	悬空
C28	GND	-	-	-	GND
C29	GND	-	-	-	GND
C30	NC	-	-	-	悬空
C31	NC	-	-	-	悬空
C32	GND	-	-	-	GND
C33	GND	-	-	-	GND
C34	GND	-	-	-	GND
C35	NC	-	-	-	悬空
C36	GND	-	-	-	GND
C37	NC	-	-	-	悬空
C38	GND	-	-	-	GND
C39	NC	-	-	-	悬空
C40	GND	-	-	-	GND
D1	NC	-	-	-	悬空
D2	GND	-	-	-	GND
D3	GND	-	-	-	GND
D4	NC	-	-	-	悬空

U8 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
D5	NC	-	-	-	悬空
D6	GND	-	-	-	GND
D7	GND	-	-	-	GND
D8	7513_INT	E17	5	3.3V	中断信号
D9	7513_DE	E18	5	3.3V	数据使能信号
D10	GND	-	-	-	GND
D11	7513_D6	G19	5	3.3V	RGB 数据信号
D12	NC	-	-	-	悬空
D13	GND	-	-	-	GND
D14	NC	-	-	-	悬空
D15	NC	-	-	-	悬空
D16	GND	-	-	-	GND
D17	NC	-	-	-	悬空
D18	NC	-	-	-	悬空
D19	GND	-	-	-	GND
D20	1512_RX_CLK	K21	4	2.5V	接收时钟
D21	1512_CLK125	J21	4	2.5V	125MHz 时钟输出
D22	GND	-	-	-	GND
D23	1219_SCL	K22	4	2.5V	串行时钟线
D24	1219_SEL	K23	4	2.5V	模式选择
D25	GND	-	-	-	GND
D26	1219_AD0	L17	4	2.5V	地址信号 AD0
D27	1219_VOD_DE	L18	4	2.5V	高速信号预加重
D28	GND	-	-	-	GND
D29	NC	-	-	-	悬空
D30	NC	-	-	-	悬空
D31	NC	-	-	-	悬空
D32	NC	-	-	-	悬空
D33	NC	-	-	-	悬空
D34	NC	-	-	-	悬空

U8 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
D35	GND	-	-	-	GND
D36	NC	-	-	-	悬空
D37	GND	-	-	-	GND
D38	NC	-	-	-	悬空
D39	GND	-	-	-	GND
D40	NC	-	-	-	悬空
E1	GND	-	-	-	GND
E2	NC	-	-	-	悬空
E3	NC	-	-	-	悬空
E4	GND	-	-	-	GND
E5	GND	-	-	-	GND
E6	7513_SCL	V23	2	3.3V	I2C 串行接口时钟
E7	7513_SDA	W23	2	3.3V	I2C 串行接口数据
E8	GND	-	-	-	GND
E9	7513_D0	V19	2	3.3V	RGB 数据信号
E10	7513_D5	W19	2	3.3V	RGB 数据信号
E11	GND	-	-	-	GND
E12	NC	-	-	-	悬空
E13	NC	-	-	-	悬空
E14	GND	-	-	-	GND
E15	NC	-	-	-	悬空
E16	NC	-	-	-	悬空
E17	GND	-	-	-	GND
E18	NC	-	-	-	悬空
E19	NC	-	-	-	悬空
E20	GND	-	-	-	GND
E21	NC	-	-	-	悬空
E22	NC	-	-	-	悬空
E23	GND	-	-	-	GND
E24	NC	-	-	-	悬空

U8 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
E25	NC	-	-	-	悬空
E26	GND	-	-	-	GND
E27	NC	-	-	-	悬空
E28	NC	-	-	-	悬空
E29	GND	-	-	-	GND
E30	NC	-	-	-	悬空
E31	NC	-	-	-	悬空
E32	GND	-	-	-	GND
E33	NC	-	-	-	悬空
E34	NC	-	-	-	悬空
E35	GND	-	-	-	GND
E36	NC	-	-	-	悬空
E37	NC	-	-	-	悬空
E38	GND	-	-	-	GND
E39	NC	-	-	-	悬空
E40	GND	-	-	-	GND
F1	NC	-	-	-	悬空
F2	GND	-	-	-	GND
F3	GND	-	-	-	GND
F4	54210S_RXC	U21	2	3.3V	RGMI接收时钟
F5	54210S_GTXCLK	V21	2	3.3V	RGMI发送时钟
F6	GND	-	-	-	GND
F7	54210S_RXD3	V16	2	3.3V	RGMI接收数据
F8	54210S_DV	V17	2	3.3V	RGMI接收数据有效
F9	GND	-	-	-	GND
F10	54210S_RXD2	W20	2	3.3V	RGMI接收数据
F11	54210S_RXD1	Y20	2	3.3V	RGMI接收数据
F12	GND	-	-	-	GND
F13	54210S_RXD0	AB24	2	3.3V	RGMI接收数据
F14	54210S_TX_EN	AC24	2	3.3V	RGMI发送使能

U8 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
F15	GND	-	-	-	GND
F16	54210S_TXD3	AB26	2	3.3V	RGMII 传输数据
F17	54210S_TXD2	AC26	2	3.3V	RGMII 传输数据
F18	GND	-	-	-	GND
F19	54210S_TXD1	U25	2	3.3V	RGMII 传输数据
F20	54210S_TXD0	U26	2	3.3V	RGMII 传输数据
F21	GND	-	-	-	GND
F22	NC	-	-	-	悬空
F23	NC	-	-	-	悬空
F24	GND	-	-	-	GND
F25	NC	-	-	-	悬空
F26	NC	-	-	-	悬空
F27	GND	-	-	-	GND
F28	NC	-	-	-	悬空
F29	NC	-	-	-	悬空
F30	GND	-	-	-	GND
F31	NC	-	-	-	悬空
F32	NC	-	-	-	悬空
F33	GND	-	-	-	GND
F34	NC	-	-	-	悬空
F35	NC	-	-	-	悬空
F36	GND	-	-	-	GND
F37	NC	-	-	-	悬空
F38	NC	-	-	-	悬空
F39	GND	-	-	-	GND
F40	NC	-	-	-	悬空
G1	GND	-	-	-	GND
G2	NC	-	-	-	悬空
G3	NC	-	-	-	悬空
G4	GND	-	-	-	GND

U8 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
G5	GND	-	-	-	GND
G6	7513_MCLK	D18	5	3.3V	IIS 接口 MCLK
G7	7513_IIS0	C18	5	3.3V	IIS 接口数据信号
G8	GND	-	-	-	GND
G9	7513_D1	E21	5	3.3V	RGB 数据信号
G10	7513_D3	D21	5	3.3V	RGB 数据信号
G11	GND	-	-	-	GND
G12	7513_D12	A17	5	3.3V	RGB 数据信号
G13	7513_D14	A18	5	3.3V	RGB 数据信号
G14	GND	-	-	-	GND
G15	7513_CLK	E16	5	3.3V	视频输出时钟
G16	7513_D19	D16	5	3.3V	RGB 数据信号
G17	GND	-	-	-	GND
G18	7513_D22	G15	5	3.3V	RGB 数据信号
G19	7513_D23	F15	5	3.3V	RGB 数据信号
G20	GND	-	-	-	GND
G21	1512_TX_CTRL	M16	4	2.5V	RGMII 传输控制
G22	1512_TXD3	M17	4	2.5V	RGMII 传输数据
G23	GND	-	-	-	GND
G24	1512_TXD2	J24	4	2.5V	RGMII 传输数据
G25	1512_TX_CLK	H24	4	2.5V	RGMII 发送时钟
G26	GND	-	-	-	GND
G27	1512_TXD1	G24	4	2.5V	RGMII 传输数据
G28	1512_TXD0	F24	4	2.5V	RGMII 传输数据
G29	GND	-	-	-	GND
G30	1512_RXD3	E25	4	2.5V	RGMII 接收数据
G31	1218_AD1	D25	4	2.5V	地址信号 AD1
G32	GND	-	-	-	GND
G33	1512_RXD2	G22	4	2.5V	RGMII 接收数据
G34	1512_RXD1	F22	4	2.5V	RGMII 接收数据

U8 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
G35	GND	-	-	-	GND
G36	1512_RXD0	J19	4	2.5V	RGMI 接收数据
G37	1512_RX_CTRL	H19	4	2.5V	RGMI 接收控制
G38	GND	-	-	-	GND
G39	NC	-	-	-	悬空
G40	GND	-	-	-	GND
H1	NC	-	-	-	悬空
H2	NC	-	-	-	悬空
H3	GND	-	-	-	GND
H4	NC	-	-	-	悬空
H5	NC	-	-	-	悬空
H6	GND	-	-	-	GND
H7	7513_VSYNC	B22	5	3.3V	场同步信号
H8	7513_HSYNC	A22	5	3.3V	行同步信号
H9	GND	-	-	-	GND
H10	7513_D7	B20	5	3.3V	RGB 数据信号
H11	7513_D9	A20	5	3.3V	RGB 数据信号
H12	GND	-	-	-	GND
H13	7513_D11	H14	5	3.3V	RGB 数据信号
H14	7513_D13	H15	5	3.3V	RGB 数据信号
H15	GND	-	-	-	GND
H16	7513_D17	G17	5	3.3V	RGB 数据信号
H17	7513_D20	F17	5	3.3V	RGB 数据信号
H18	GND	-	-	-	GND
H19	NC	-	-	-	悬空
H20	NC	-	-	-	悬空
H21	GND	-	-	-	GND
H22	1219_CTRL	M14	4	2.5V	输出控制
H23	1219_AD1	L14	4	2.5V	地址信号 AD1
H24	GND	-	-	-	GND

U8 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
H25	1219_SDA	-	-	-	串行数据信号
H26	1219_LOCK_N	G26	4	2.5V	锁定指示
H27	GND	-	-	-	GND
H28	1219_IO_SEL	E26	4	2.5V	输入输出控制
H29	1218_LOCK	D26	4	2.5V	锁定指示
H30	GND	-	-	-	GND
H31	1218_LOS_INT_N	F23	4	2.5V	信号丢失警告
H32	1218_EN	E23	4	2.5V	使能信号
H33	GND	-	-	-	GND
H34	1218_SDA	K20	4	2.5V	串行数据信号
H35	1218_SCL	J20	4	2.5V	串行时钟信号
H36	GND	-	-	-	GND
H37	1218_AD0	J18	4	2.5V	地址信号 AD0
H38	1218_SEL	H18	4	2.5V	模式选择
H39	GND	-	-	-	GND
H40	NC	-	-	-	悬空
J1	GND	-	-	-	GND
J2	NC	-	-	-	悬空
J3	NC	-	-	-	悬空
J4	GND	-	-	-	GND
J5	GND	-	-	-	GND
J6	7513_LRCLK	U14	2	3.3V	IIS 接口 LRCLK
J7	7513_SCLK	V14	2	3.3V	IIS 接口 SCLK
J8	GND	-	-	-	GND
J9	7513_D2	V18	2	3.3V	RGB 数据信号
J10	7513_D4	W18	2	3.3V	RGB 数据信号
J11	GND	-	-	-	GND
J12	NC	-	-	-	悬空
J13	7513_D10	V22	2	3.3V	RGB 数据信号
J14	GND	-	-	-	GND

U8 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
J15	7513_D15	AA24	2	3.3V	RGB 数据信号
J16	7513_D18	AB25	2	3.3V	RGB 数据信号
J17	GND	-	-	-	GND
J18	7513_D16	W25	2	3.3V	RGB 数据信号
J19	7513_D21	Y26	2	3.3V	RGB 数据信号
J20	GND	-	-	-	GND
J21	NC	-	-	-	悬空
J22	NC	-	-	-	悬空
J23	GND	-	-	-	GND
J24	NC	-	-	-	悬空
J25	NC	-	-	-	悬空
J26	GND	-	-	-	GND
J27	NC	-	-	-	悬空
J28	NC	-	-	-	悬空
J29	GND	-	-	-	GND
J30	NC	-	-	-	悬空
J31	NC	-	-	-	悬空
J32	GND	-	-	-	GND
J33	NC	-	-	-	悬空
J34	NC	-	-	-	悬空
J35	GND	-	-	-	GND
J36	NC	-	-	-	悬空
J37	NC	-	-	-	悬空
J38	GND	-	-	-	GND
J39	NC	-	-	-	悬空
J40	GND	-	-	-	GND
K1	NC	-	-	-	悬空
K2	GND	-	-	-	GND
K3	GND	-	-	-	GND
K4	NC	-	-	-	悬空

U8 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
K5	NC	-	-	-	悬空
K6	GND	-	-	-	GND
K7	54210S_LED1	T14	2	3.3V	可编程指示灯
K8	54210S_LED2	T15	2	3.3V	可编程指示灯
K9	GND	-	-	-	GND
K10	54210S_MDC	U15	2	3.3V	管理数据时钟
K11	54210S_MDIO	U16	2	3.3V	管理数据 I/O
K12	GND	-	-	-	GND
K13	54210S_LED3	T20	2	3.3V	可编程指示灯
K14	54210S_RESET	U20	2	3.3V	复位
K15	GND	-	-	-	GND
K16	54210S_LOCK_RCLK	Y22	2	3.3V	恢复时钟
K17	54210S_REC_CLK	Y23	2	3.3V	主 PLL 参考时钟锁定
K18	GND	-	-	-	GND
K19	NC	-	-	-	悬空
K20	NC	-	-	-	悬空
K21	GND	-	-	-	GND
K22	NC	-	-	-	悬空
K23	NC	-	-	-	悬空
K24	GND	-	-	-	GND
K25	NC	-	-	-	悬空
K26	NC	-	-	-	悬空
K27	GND	-	-	-	GND
K28	NC	-	-	-	悬空
K29	NC	-	-	-	悬空
K30	GND	-	-	-	GND
K31	NC	-	-	-	悬空
K32	NC	-	-	-	悬空
K33	GND	-	-	-	GND
K34	NC	-	-	-	悬空


U8 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
K35	NC	-	-	-	悬空
K36	GND	-	-	-	GND
K37	NC	-	-	-	悬空
K38	NC	-	-	-	悬空
K39	GND	-	-	-	GND
K40	NC	-	-	-	悬空

4 ISP 子板

4.1 子板简介

4.1.1 概述

图 4-1 EVAL_GW5AT-LV138KFPG676ES_Dcard_MIPI-RX_ISP_V1.0 子板




ISP 子板需要搭配 DK_START_GW5AST-LV138FPG676A_V1.0 主板来使用，主要用于 MIPI-RX 接口通信以及 ISP 的评估。

4.1.2 子板套件

子板套件包括:

- EVAL_GW5AT-LV138KFP676ES_Dcard_MIPI-RX_ISP_V1.0 子板


图 4-2 子板套件



① EVAL_GW5AT-LV138KFP676ES_Dcard_MIPI-RX_ISP_V1.0子板


4.1.3 PCB 组件

图 4-3 子板 PCB 组件说明



4.1.4 系统框图

图 4-4 系统框图



4.1.5 特性

子板的关键特性如下：

1. 供电方式
 - 主板提供 DC3.3V 电源
2. MIPI CSI 接口
 - 两路 MIPI CSI 接口
 - CSI1 包括 2data+1clk 和 IIC、CLK、RST；CSI2 包括 4data+1clk
3. 板对板连接器
 - 采用 80Pin、0.5mm 间距的板对板连接器
 - 与 DK_START_GW5AST-LV138FPG676A_V1.0 主板通信

4.2 子板电路

4.2.1 电源


主板通过板对板连接器为 ISP 子板提供 DC3.3V 电源，以满足 ISP 子板电源需求。

4.2.2 MIPI CSI 接口

4.2.2.1 介绍

ISP 子板提供了两路 MIPI CSI 接口。MIPI CSI1 接口采用 15Pin、1mm 间距的 FFC/FPC 连接器，包含 3 对差分信号和 4 个 GPIO，分别为 2data+1clk 和 IIC、RST、CLK 信号；MIPI CSI2 接口采用 20Pin、0.5mm 间距的 FFC/FPC 连接器，包含 5 对差分信号，分别为 4data+1clk。连接示意图如下图所示。

图 4-5 MIPI CSI 接口连接示意图



4.2.2.2 管脚分配

表 4-1 MIPI CSI1 接口 J1 管脚分配

J1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
1	GND	-	-	-	GND
2	CS11_D0_N	W1	MIPI	-	CS11_D0 接口 N 端
3	CS11_D0_P	V1	MIPI	-	CS11_D0 接口 P 端
4	GND	-	-	-	GND
5	CS11_D1_N	AA2	MIPI	-	CS11_D1 接口 N 端
6	CS11_D1_P	Y2	MIPI	-	CS11_D1 接口 P 端
7	GND	-	-	-	GND
8	CS11_CLK_N	AA3	MIPI	-	CS11_CLK 接口 N 端
9	CS11_CLK_P	Y3	MIPI	-	CS11_CLK 接口 P 端
10	GND	-	-	-	GND
11	CS11_RESET	U17	2	3.3V	复位信号
12	CS11_CLK	J26	4	3.3V	时钟信号
13	CS11_SCL	J25	4	3.3V	IIC 接口时钟信号
14	CS11_SDA	K16	4	3.3V	IIC 接口数据信号
15	AlwaysOn_3.3V	-	-	3.3V	POWER

表 4-2 MIPI CSI2 接口 J3 管脚分配

J3 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
1	GND	-	-	-	GND
2	CSI2_D0_N	AC1	MIPI	-	CSI2_D0 接口 N 端
3	CSI2_D0_P	AB1	MIPI	-	CSI2_D0 接口 P 端
4	GND	-	-	-	GND
5	GND	-	-	-	GND
6	CSI2_D1_N	AE1	MIPI	-	CSI2_D1 接口 N 端
7	CSI2_D1_P	AD1	MIPI	-	CSI2_D1 接口 P 端
8	GND	-	-	-	GND
9	GND	-	-	-	GND
10	CSI2_CLK_N	AF2	MIPI	-	CSI2_CLK 接口 N 端
11	CSI2_CLK_P	AE2	MIPI	-	CSI2_CLK 接口 P 端
12	GND	-	-	-	GND
13	GND	-	-	-	GND
14	CSI2_D2_N	AF3	MIPI	-	CSI2_D2 接口 N 端
15	CSI2_D2_P	AE3	MIPI	-	CSI2_D2 接口 P 端
16	GND	-	-	-	GND
17	GND	-	-	-	GND
18	CSI2_D3_N	AF5	MIPI	-	CSI2_D3 接口 N 端
19	CSI2_D3_P	AE5	MIPI	-	CSI2_D3 接口 P 端
20	GND	-	-	-	GND
21	NC	-	-	-	悬空
22	NC	-	-	-	悬空

4.2.3 板级连接器

4.2.3.1 介绍

ISP 子板上放置了 1 个板对板连接器，用来与 DK_START_GW5AST-LV138FPG676A_V1.0 主板通信。板对板连接器选用的是 80Pin、0.5mm 间距的松下 AXK680337YG 连接器。

4.2.3.2 管脚分配

表 4-3 J2 板级连接器管脚分配

J2 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
1	CSI1_D0_N	W1	MIPI	-	CSI1_D0 接口 N 端
2	NC	-	-	-	悬空
3	CSI1_D0_P	V1	MIPI	-	CSI1_D0 接口 P 端
4	NC	-	-	-	悬空
5	GND	-	-	-	GND
6	NC	-	-	-	悬空
7	CSI1_D1_N	AA2	MIPI	-	CSI1_D1 接口 N 端
8	NC	-	-	-	悬空
9	CSI1_D1_P	Y2	MIPI	-	CSI1_D1 接口 P 端
10	GND	-	-	-	GND
11	GND	-	-	-	GND
12	NC	-	-	-	悬空
13	CSI1_CLK_N	AA3	MIPI	-	CSI1_CLK 接口 N 端
14	NC	-	-	-	悬空
15	CSI1_CLK_P	Y3	MIPI	-	CSI1_CLK 接口 P 端
16	NC	-	-	-	悬空
17	GND	-	-	-	GND
18	NC	-	-	-	悬空
19	NC	-	-	-	悬空
20	GND	-	-	-	GND
21	NC	-	-	-	悬空
22	NC	-	-	-	悬空
23	GND	-	-	-	GND

J2 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
24	NC	-	-	-	悬空
25	NC	-	-	-	悬空
26	NC	-	-	-	悬空
27	NC	-	-	-	悬空
28	NC	-	-	-	悬空
29	GND	-	-	-	GND
30	GND	-	-	-	GND
31	CSI2_D0_N	AC1	MIPI	-	CSI2_D0 接口 N 端
32	NC	-	-	-	悬空
33	CSI2_D0_P	AB1	MIPI	-	CSI2_D0 接口 P 端
34	NC	-	-	-	悬空
35	GND	-	-	-	GND
36	NC	-	-	-	悬空
37	CSI2_D1_N	AE1	MIPI	-	CSI2_D1 接口 N 端
38	NC	-	-	-	悬空
39	CSI2_D1_P	AD1	MIPI	-	CSI2_D1 接口 P 端
40	GND	-	-	-	GND
41	GND	-	-	-	GND
42	NC	-	-	-	悬空
43	CSI2_CLK_N	AF2	MIPI	-	CSI2_CLK 接口 N 端
44	NC	-	-	-	悬空
45	CSI2_CLK_P	AE2	MIPI	-	CSI2_CLK 接口 P 端
46	NC	-	-	-	悬空
47	GND	-	-	-	GND
48	NC	-	-	-	悬空
49	CSI2_D2_N	AF3	MIPI	-	CSI2_D2 接口 N 端
50	GND	-	-	-	GND
51	CSI2_D2_P	AE3	MIPI	-	CSI2_D2 接口 P 端
52	CSI1_RESET	U17	2	3.3V	复位信号
53	GND	-	-	-	GND


J2 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
54	CSI1_CLK	J26	4	3.3V	时钟信号
55	CSI2_D3_N	AF5	MIPI	-	CSI2_D3 接口 N 端
56	CSI1_SCL	J25	4	3.3V	IIC 接口时钟信号
57	CSI2_D3_P	AE5	MIPI	-	CSI2_D3 接口 P 端
58	CSI1_SDA	K16	4	3.3V	IIC 接口数据信号
59	GND	-	-	-	GND
60	GND	-	-	-	GND
61	GND	-	-	-	GND
62	NC	-	-	-	悬空
63	NC	-	-	-	悬空
64	NC	-	-	-	悬空
65	NC	-	-	-	悬空
66	GND	-	-	-	GND
67	NC	-	-	-	悬空
68	NC	-	-	-	悬空
69	NC	-	-	-	悬空
70	NC	-	-	-	悬空
71	GND	-	-	-	GND
72	NC	-	-	-	悬空
73	NC	-	-	-	悬空
74	GND	-	-	-	GND
75	NC	-	-	-	悬空
76	AlwaysOn_3.3V	-	-	3.3V	POWER
77	NC	-	-	-	悬空
78	AlwaysOn_3.3V	-	-	3.3V	POWER
79	NC	-	-	-	悬空
80	AlwaysOn_3.3V	-	-	3.3V	POWER

5 DVI 子板

5.1 子板简介

5.1.1 概述

图 5-1 EVAL_GW5AT-LV138KFPG676ES_Dcard_DVI_SLVS_V1.0 子板




DVI 子板需要搭配 DK_START_GW5AST-LV138FPG676A_V1.0 主板来使用，主要用于 HDMI 接口通信以及 DVI 的使用评估。

5.1.2 子板套件

子板套件包括:

- EVAL_GW5AT-LV138KFP676ES_Dcard_DVI_SLVS_V1.0 子板


图 5-2 子板套件



① EVAL_GW5AT-LV138KFP676ES_Dcard_DVI_SLVS_V1.0子板


5.1.3 PCB 组件

图 5-3 子板 PCB 组件说明



5.1.4 系统框图

图 5-4 系统框图



5.1.5 特性

子板的关键特性如下：

1. 供电方式
 - 主板提供 DC12V、DC3.3V 电源
 - 上电后，绿色 POWER 灯亮
2. 存储
 - 4Kbit EEPROM
3. HDMI 接口
 - 一路 HDMI-RX 接口
 - 一路 HDMI-TX 接口
4. GPIO
 - 36 个 GPIO 接口
5. 板级连接器
 - 采用 400Pin 1.27mm 间距的 FMC 连接器
 - 与 DK_START_GW5AST-LV138FPG676A_V1.0 主板通信

5.2 子板电路

5.2.1 电源


5.2.1.1 介绍

主板通过 FMC 连接器向 DVI 子板提供 12V 和 3.3V 电源。

输入的 12V 电源通过 DVI 子板上的电源芯片产生 5V、2.5V 电源，以满足 DVI 子板的电源需求。

5.2.1.2 电源系统分配

图 5-5 电源系统分配示意图




5.2.2 HDMI 接口

5.2.2.1 介绍

DVI 子板提供了一路 HDMI 输入接口，一路 HDMI 输出接口。HDMI 输入/输出接口均通过 FMC 连接器直连 FPGA 引脚，通过 FPGA 内部 IP 实现 HDMI 的接收/发送。连接示意图如下图所示。

图 5-6 HDMI 接口连接示意图



5.2.2.2 管脚分配

表 5-1 HDMI-TX 接口 J1 管脚分配

J1 管脚号	信号名称	I/O 电平	描述
1	HDMI_TXA_2p	3.3V	HDMI 差分数据
2	GND	-	GND
3	HDMI_TXA_2n	3.3V	HDMI 差分数据
4	HDMI_TXA_1p	3.3V	HDMI 差分数据
5	GND	-	GND
6	HDMI_TXA_1n	3.3V	HDMI 差分数据

J1 管脚号	信号名称	I/O 电平	描述
7	HDMI_TXA_0p	3.3V	HDMI 差分数据
8	GND	-	GND
9	HDMI_TXA_0n	3.3V	HDMI 差分数据
10	HDMI_TXA_Cp	3.3V	HDMI 差分时钟
11	GND	-	GND
12	HDMI_TXA_Cn	3.3V	HDMI 差分时钟
13	NC	-	悬空
14	NC	-	悬空
15	NC	-	悬空
16	NC	-	悬空
17	GND	-	GND
18	NC	-	悬空
19	NC	-	悬空
20	GND	-	GND
21	GND	-	GND
22	GND	-	GND
23	GND	-	GND

表 5-2 HDMI-RX 接口 J2 管脚分配

J2 管脚号	信号名称	I/O 电平	描述
1	HDMI_RXA_2p	3.3V	HDMI 差分数据
2	GND	-	GND
3	HDMI_RXA_2n	3.3V	HDMI 差分数据
4	HDMI_RXA_1p	3.3V	HDMI 差分数据
5	GND	-	GND
6	HDMI_RXA_1n	3.3V	HDMI 差分数据
7	HDMI_RXA_0p	3.3V	HDMI 差分数据
8	GND	-	GND
9	HDMI_RXA_0n	3.3V	HDMI 差分数据
10	HDMI_RXA_Cp	3.3V	HDMI 差分时钟
11	GND	-	GND


J2 管脚号	信号名称	I/O 电平	描述
12	HDMI_RXA_Cn	3.3V	HDMI 差分时钟
13	NC	-	悬空
14	NC	-	悬空
15	HDMI_DDCA_SCL	5.0V	IIC 串行时钟
16	HDMI_DDCA_SDA	5.0V	IIC 串行时钟
17	GND	-	GND
18	NC	-	与 19 脚短接
19	NC	-	与 18 脚短接
20	GND	-	GND
21	GND	-	GND
22	GND	-	GND
23	GND	-	GND

5.2.3 GPIO

5.2.3.1 介绍

DVI 子板上预留了 36 个 GPIO 接口，方便测试使用。连接示意图如下图所示。

图 5-7 GPIO 接口连接示意图



5.2.3.2 管脚分配

表 5-3 GPIO 连接器 J3 管脚分配

J3 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
1	B2_FMC_E7	E17	5	3.3V	GPIO
2	B2_FMC_E6	E18	5	3.3V	GPIO
3	B2_FMC_E10	F18	5	3.3V	GPIO
4	B2_FMC_E9	F19	5	3.3V	GPIO

J3 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
5	B2_FMC_E13	G19	5	3.3V	GPIO
6	B2_FMC_E12	F20	5	3.3V	GPIO
7	B2_FMC_E16	C21	5	3.3V	GPIO
8	B2_FMC_E15	E20	5	3.3V	GPIO
9	B2_FMC_E19	B21	5	3.3V	GPIO
10	B2_FMC_E18	D20	5	3.3V	GPIO
11	B2_FMC_K17	C17	5	3.3V	GPIO
12	B2_FMC_K16	B17	5	3.3V	GPIO
13	B2_FMC_F11	K21	4	3.3V	GPIO
14	B2_FMC_F10	J21	4	3.3V	GPIO
15	B2_FMC_F14	G20	4	3.3V	GPIO
16	B2_FMC_F13	G21	4	3.3V	GPIO
17	B2_FMC_F17	K22	4	3.3V	GPIO
18	B2_FMC_F16	K23	4	3.3V	GPIO
19	B2_FMC_F20	J24	4	3.3V	GPIO
20	B2_FMC_F19	H24	4	3.3V	GPIO
21	B2_FMC_F5	H26	4	3.3V	GPIO
22	B2_FMC_F4	G25	4	3.3V	GPIO
23	B2_FMC_F8	G26	4	3.3V	GPIO
24	B2_FMC_F7	L17	4	3.3V	GPIO
25	B2_FMC_J10	F25	4	3.3V	GPIO
26	B2_FMC_J9	G24	4	3.3V	GPIO
27	B2_FMC_J13	L18	4	3.3V	GPIO
28	B2_FMC_J12	F24	4	3.3V	GPIO
29	B2_FMC_J16	E26	4	3.3V	GPIO
30	B2_FMC_J15	D26	4	3.3V	GPIO
31	B2_FMC_J19	E25	4	3.3V	GPIO
32	B2_FMC_J18	D25	4	3.3V	GPIO
33	B2_FMC_K8	F23	4	3.3V	GPIO
34	B2_FMC_K7	E23	4	3.3V	GPIO
35	B2_FMC_K11	G22	4	3.3V	GPIO

J3 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
36	B2_FMC_K10	F22	4	3.3V	GPIO
37	GND	-	-	-	GND
38	GND	-	-	-	GND
39	GND	-	-	-	GND
40	GND	-	-	-	GND

5.2.4 板级连接器

5.2.4.1 介绍

DVI 子板上放置了 400Pin 1.27mm 间距的 FMC 板级连接器，用来与 DK_START_GW5AST-LV138FPG676A_V1.0 主板通信。

5.2.4.2 管脚分配

表 5-4 RE1 板级连接器管脚分配

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
A1	GND	-	-	-	GND
A2	NC	-	-	-	悬空
A3	NC	-	-	-	悬空
A4	GND	-	-	-	GND
A5	GND	-	-	-	GND
A6	NC	-	-	-	悬空
A7	NC	-	-	-	悬空
A8	GND	-	-	-	GND
A9	GND	-	-	-	GND
A10	NC	-	-	-	悬空
A11	NC	-	-	-	悬空
A12	GND	-	-	-	GND
A13	GND	-	-	-	GND
A14	NC	-	-	-	悬空
A15	NC	-	-	-	悬空
A16	GND	-	-	-	GND
A17	GND	-	-	-	GND

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
A18	NC	-	-	-	悬空
A19	NC	-	-	-	悬空
A20	GND	-	-	-	GND
A21	GND	-	-	-	GND
A22	NC	-	-	-	悬空
A23	NC	-	-	-	悬空
A24	GND	-	-	-	GND
A25	GND	-	-	-	GND
A26	NC	-	-	-	悬空
A27	NC	-	-	-	悬空
A28	GND	-	-	-	GND
A29	GND	-	-	-	GND
A30	NC	-	-	-	悬空
A31	NC	-	-	-	悬空
A32	GND	-	-	-	GND
A33	GND	-	-	-	GND
A34	NC	-	-	-	悬空
A35	NC	-	-	-	悬空
A36	GND	-	-	-	GND
A37	GND	-	-	-	GND
A38	NC	-	-	-	悬空
A39	NC	-	-	-	悬空
A40	GND	-	-	-	GND
B1	NC	-	-	-	悬空
B2	GND	-	-	-	GND
B3	GND	-	-	-	GND
B4	NC	-	-	-	悬空
B5	NC	-	-	-	悬空
B6	GND	-	-	-	GND
B7	GND	-	-	-	GND

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
B8	NC	-	-	-	悬空
B9	NC	-	-	-	悬空
B10	GND	-	-	-	GND
B11	GND	-	-	-	GND
B12	NC	-	-	-	悬空
B13	NC	-	-	-	悬空
B14	GND	-	-	-	GND
B15	GND	-	-	-	GND
B16	NC	-	-	-	悬空
B17	NC	-	-	-	悬空
B18	GND	-	-	-	GND
B19	GND	-	-	-	GND
B20	NC	-	-	-	悬空
B21	NC	-	-	-	悬空
B22	GND	-	-	-	GND
B23	GND	-	-	-	GND
B24	NC	-	-	-	悬空
B25	NC	-	-	-	悬空
B26	GND	-	-	-	GND
B27	GND	-	-	-	GND
B28	NC	-	-	-	悬空
B29	NC	-	-	-	悬空
B30	GND	-	-	-	GND
B31	GND	-	-	-	GND
B32	NC	-	-	-	悬空
B33	NC	-	-	-	悬空
B34	GND	-	-	-	GND
B35	GND	-	-	-	GND
B36	NC	-	-	-	悬空
B37	NC	-	-	-	悬空

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
B38	GND	-	-	-	GND
B39	GND	-	-	-	GND
B40	NC	-	-	-	悬空
C1	GND	-	-	-	GND
C2	NC	-	-	-	悬空
C3	NC	-	-	-	悬空
C4	GND	-	-	-	GND
C5	GND	-	-	-	GND
C6	NC	-	-	-	悬空
C7	NC	-	-	-	悬空
C8	GND	-	-	-	GND
C9	GND	-	-	-	GND
C10	B2_FMC_E10	F18	5	3.3V	GPIO
C11	B2_FMC_E9	F19	5	3.3V	GPIO
C12	GND	-	-	-	GND
C13	GND	-	-	-	GND
C14	B2_FMC_E15	E20	5	3.3V	GPIO
C15	B2_FMC_E18	D20	5	3.3V	GPIO
C16	GND	-	-	-	GND
C17	GND	-	-	-	GND
C18	B2_FMC_K17	C17	5	3.3V	GPIO
C19	B2_FMC_K16	B17	5	3.3V	GPIO
C20	GND	-	-	-	GND
C21	GND	-	-	-	GND
C22	B2_FMC_F14	G20	4	3.3V	GPIO
C23	B2_FMC_F14	G21	4	3.3V	GPIO
C24	GND	-	-	-	GND
C25	GND	-	-	-	GND
C26	B2_FMC_F4	G25	4	3.3V	GPIO
C27	B2_FMC_J10	F25	4	3.3V	GPIO

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
C28	GND	-	-	-	GND
C29	GND	-	-	-	GND
C30	NC	-	-	-	悬空
C31	NC	-	-	-	悬空
C32	GND	-	-	-	GND
C33	GND	-	-	-	GND
C34	GND	-	-	-	GND
C35	VCC12P0	-	-	12V	POWER
C36	GND	-	-	-	GND
C37	VCC12P0	-	-	12V	POWER
C38	GND	-	-	-	GND
C39	VCC3P3	-	-	3.3V	POWER
C40	GND	-	-	-	GND
D1	NC	-	-	-	悬空
D2	GND	-	-	-	GND
D3	GND	-	-	-	GND
D4	NC	-	-	-	悬空
D5	NC	-	-	-	悬空
D6	GND	-	-	-	GND
D7	GND	-	-	-	GND
D8	B2_FMC_E7	E17	5	3.3V	GPIO
D9	B2_FMC_E6	E18	5	3.3V	GPIO
D10	GND	-	-	-	GND
D11	B2_FMC_E13	G19	5	3.3V	GPIO
D12	B2_FMC_E12	F20	5	3.3V	GPIO
D13	GND	-	-	-	GND
D14	B2_FMC_E16	C21	5	3.3V	GPIO
D15	B2_FMC_E19	B21	5	3.3V	GPIO
D16	GND	-	-	-	GND
D17	NC	-	-	-	悬空

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
D18	NC	-	-	-	悬空
D19	GND	-	-	-	GND
D20	B2_FMC_F11	K21	4	3.3V	GPIO
D21	B2_FMC_F10	J21	4	3.3V	GPIO
D22	GND	-	-	-	GND
D23	B2_FMC_F17	K22	4	3.3V	GPIO
D24	B2_FMC_F16	K23	4	3.3V	GPIO
D25	GND	-	-	-	GND
D26	B2_FMC_F7	L17	4	3.3V	GPIO
D27	B2_FMC_J13	L18	4	3.3V	GPIO
D28	GND	-	-	-	GND
D29	NC	-	-	-	悬空
D30	NC	-	-	-	悬空
D31	NC	-	-	-	悬空
D32	NC	-	-	-	悬空
D33	NC	-	-	-	悬空
D34	NC	-	-	-	悬空
D35	GND	-	-	-	GND
D36	VCC3P3	-	-	3.3V	POWER
D37	GND	-	-	-	GND
D38	VCC3P3	-	-	3.3V	POWER
D39	GND	-	-	-	GND
D40	VCC3P3	-	-	3.3V	POWER
E1	GND	-	-	-	GND
E2	NC	-	-	-	悬空
E3	NC	-	-	-	悬空
E4	GND	-	-	-	GND
E5	GND	-	-	-	GND
E6	HDMI_TX_0p	V23	2	2.5V	TMDS 数据信号
E7	HDMI_TX_0n	W23	2	2.5V	TMDS 数据信号

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
E8	GND	-	-	-	GND
E9	HDMI_TX_1p	V19	2	2.5V	TMDS 数据信号
E10	HDMI_TX_1n	W19	2	2.5V	TMDS 数据信号
E11	GND	-	-	-	悬空
E12	NC	-	-	-	悬空
E13	NC	-	-	-	悬空
E14	GND	-	-	-	GND
E15	NC	-	-	-	悬空
E16	NC	-	-	-	悬空
E17	GND	-	-	-	GND
E18	NC	-	-	-	悬空
E19	NC	-	-	-	悬空
E20	GND	-	-	-	GND
E21	NC	-	-	-	悬空
E22	NC	-	-	-	悬空
E23	GND	-	-	-	GND
E24	NC	-	-	-	悬空
E25	NC	-	-	-	悬空
E26	GND	-	-	-	GND
E27	NC	-	-	-	悬空
E28	NC	-	-	-	悬空
E29	GND	-	-	-	GND
E30	NC	-	-	-	悬空
E31	NC	-	-	-	悬空
E32	GND	-	-	-	GND
E33	NC	-	-	-	悬空
E34	NC	-	-	-	悬空
E35	GND	-	-	-	GND
E36	NC	-	-	-	悬空
E37	NC	-	-	-	悬空

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
E38	GND	-	-	-	GND
E39	NC	-	-	-	悬空
E40	GND	-	-	-	GND
F1	NC	-	-	-	悬空
F2	GND	-	-	-	GND
F3	GND	-	-	-	GND
F4	HDMI_TX_Cp	U21	2	2.5V	TMDS 时钟信号
F5	HDMI_TX_Cn	V21	2	2.5V	TMDS 时钟信号
F6	GND	-	-	-	GND
F7	NC	-	-	-	悬空
F8	NC	-	-	-	悬空
F9	GND	-	-	-	GND
F10	NC	-	-	-	悬空
F11	NC	-	-	-	悬空
F12	GND	-	-	-	GND
F13	NC	-	-	-	悬空
F14	NC	-	-	-	悬空
F15	GND	-	-	-	GND
F16	NC	-	-	-	悬空
F17	NC	-	-	-	悬空
F18	GND	-	-	-	GND
F19	NC	-	-	-	悬空
F20	NC	-	-	-	悬空
F21	GND	-	-	-	GND
F22	NC	-	-	-	悬空
F23	NC	-	-	-	悬空
F24	GND	-	-	-	GND
F25	NC	-	-	-	悬空
F26	NC	-	-	-	悬空
F27	GND	-	-	-	GND

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
F28	NC	-	-	-	悬空
F29	NC	-	-	-	悬空
F30	GND	-	-	-	GND
F31	NC	-	-	-	悬空
F32	NC	-	-	-	悬空
F33	GND	-	-	-	GND
F34	NC	-	-	-	悬空
F35	NC	-	-	-	悬空
F36	GND	-	-	-	GND
F37	NC	-	-	-	悬空
F38	NC	-	-	-	悬空
F39	GND	-	-	-	GND
F40	NC	-	-	-	悬空
G1	GND	-	-	-	GND
G2	NC	-	-	-	悬空
G3	NC	-	-	-	悬空
G4	GND	-	-	-	GND
G5	GND	-	-	-	GND
G6	NC	-	-	-	悬空
G7	NC	-	-	-	悬空
G8	GND	-	-	-	GND
G9	NC	-	-	-	悬空
G10	NC	-	-	-	悬空
G11	GND	-	-	-	GND
G12	NC	-	-	-	悬空
G13	NC	-	-	-	悬空
G14	GND	-	-	-	GND
G15	NC	-	-	-	悬空
G16	NC	-	-	-	悬空
G17	GND	-	-	-	GND

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
G18	NC	-	-	-	悬空
G19	NC	-	-	-	悬空
G20	GND	-	-	-	GND
G21	NC	-	-	-	悬空
G22	NC	-	-	-	悬空
G23	GND	-	-	-	GND
G24	B2_FMC_F20	J24	4	3.3V	GPIO
G25	B2_FMC_F19	H24	4	3.3V	GPIO
G26	GND	-	-	-	GND
G27	B2_FMC_J9	G24	4	3.3V	GPIO
G28	B2_FMC_J12	F24	4	3.3V	GPIO
G29	GND	-	-	-	GND
G30	B2_FMC_J19	E25	4	3.3V	GPIO
G31	B2_FMC_J18	D25	4	3.3V	GPIO
G32	GND	-	-	-	GND
G33	B2_FMC_K11	G22	4	3.3V	GPIO
G34	B2_FMC_K10	F22	4	3.3V	GPIO
G35	GND	-	-	-	GND
G36	NC	-	-	-	悬空
G37	NC	-	-	-	悬空
G38	GND	-	-	-	GND
G39	NC	-	-	-	悬空
G40	GND	-	-	-	GND
H1	NC	-	-	-	悬空
H2	NC	-	-	-	悬空
H3	GND	-	-	-	GND
H4	NC	-	-	-	悬空
H5	NC	-	-	-	悬空
H6	GND	-	-	-	GND
H7	NC	-	-	-	悬空

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
H8	NC	-	-	-	悬空
H9	GND	-	-	-	GND
H10	NC	-	-	-	悬空
H11	NC	-	-	-	悬空
H12	GND	-	-	-	GND
H13	NC	-	-	-	悬空
H14	NC	-	-	-	悬空
H15	GND	-	-	-	GND
H16	NC	-	-	-	悬空
H17	NC	-	-	-	悬空
H18	GND	-	-	-	GND
H19	NC	-	-	-	悬空
H20	NC	-	-	-	悬空
H21	GND	-	-	-	GND
H22	NC	-	-	-	悬空
H23	NC	-	-	-	悬空
H24	GND	-	-	-	GND
H25	B2_FMC_F5	H26	4	3.3V	GPIO
H26	B2_FMC_F8	G26	4	3.3V	GPIO
H27	GND	-	-	-	GND
H28	B2_FMC_J16	E26	4	3.3V	GPIO
H29	B2_FMC_J15	D26	4	3.3V	GPIO
H30	GND	-	-	-	GND
H31	B2_FMC_K8	F23	4	3.3V	GPIO
H32	B2_FMC_K7	E23	4	3.3V	GPIO
H33	GND	-	-	-	GND
H34	NC	-	-	-	悬空
H35	NC	-	-	-	悬空
H36	GND	-	-	-	GND
H37	NC	-	-	-	悬空

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
H38	NC	-	-	-	悬空
H39	GND	-	-	-	GND
H40	NC	-	-	-	悬空
J1	GND	-	-	-	GND
J2	NC	-	-	-	悬空
J3	NC	-	-	-	悬空
J4	GND	-	-	-	GND
J5	GND	-	-	-	GND
J6	NC	-	-	-	悬空
J7	NC	-	-	-	悬空
J8	GND	-	-	-	GND
J9	HDMI_TX_2p	V18	2	2.5V	TMDS 数据信号
J10	HDMI_TX_2n	W18	2	2.5V	TMDS 数据信号
J11	GND	-	-	-	GND
J12	NC	-	-	-	悬空
J13	NC	-	-	-	悬空
J14	GND	-	-	-	GND
J15	NC	-	-	-	悬空
J16	NC	-	-	-	悬空
J17	GND	-	-	-	GND
J18	NC	-	-	-	悬空
J19	NC	-	-	-	悬空
J20	GND	-	-	-	GND
J21	NC	-	-	-	悬空
J22	NC	-	-	-	悬空
J23	GND	-	-	-	GND
J24	NC	-	-	-	悬空
J25	NC	-	-	-	悬空
J26	GND	-	-	-	GND
J27	NC	-	-	-	悬空

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
J28	NC	-	-	-	悬空
J29	GND	-	-	-	GND
J30	NC	-	-	-	悬空
J31	NC	-	-	-	悬空
J32	GND	-	-	-	GND
J33	NC	-	-	-	悬空
J34	NC	-	-	-	悬空
J35	GND	-	-	-	GND
J36	NC	-	-	-	悬空
J37	NC	-	-	-	悬空
J38	GND	-	-	-	GND
J39	NC	-	-	-	悬空
J40	GND	-	-	-	GND
K1	NC	-	-	-	悬空
K2	GND	-	-	-	GND
K3	GND	-	-	-	GND
K4	NC	-	-	-	悬空
K5	NC	-	-	-	悬空
K6	GND	-	-	-	GND
K7	HDMI_SCL	T14	2	2.5V	DDC 时钟线
K8	HDMI_SDA	T15	2	2.5V	DDC 数据线
K9	GND	-	-	-	GND
K10	HDMI_RX_1p	U15	2	2.5V	TMDS 数据信号
K11	HDMI_RX_1n	U16	2	2.5V	TMDS 数据信号
K12	GND	-	-	-	GND
K13	HDMI_RX_0p	T20	2	2.5V	TMDS 数据信号
K14	HDMI_RX_0n	U20	2	2.5V	TMDS 数据信号
K15	GND	-	-	-	GND
K16	HDMI_RX_Cp	Y22	2	2.5V	TMDS 数据信号
K17	HDMI_RX_Cn	Y23	2	2.5V	TMDS 数据信号


RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
K18	GND	-	-	-	GND
K19	NC	-	-	-	悬空
K20	NC	-	-	-	悬空
K21	GND	-	-	-	GND
K22	HDMI_RX_2p	T19	2	2.5V	TMDS 数据信号
K23	HDMI_RX_2n	U19	2	2.5V	TMDS 数据信号
K24	GND	-	-	-	GND
K25	NC	-	-	-	悬空
K26	NC	-	-	-	悬空
K27	GND	-	-	-	GND
K28	NC	-	-	-	悬空
K29	NC	-	-	-	悬空
K30	GND	-	-	-	GND
K31	NC	-	-	-	悬空
K32	NC	-	-	-	悬空
K33	GND	-	-	-	GND
K34	NC	-	-	-	悬空
K35	NC	-	-	-	悬空
K36	GND	-	-	-	GND
K37	NC	-	-	-	悬空
K38	NC	-	-	-	悬空
K39	GND	-	-	-	GND
K40	NC	-	-	-	悬空

6EDP 子板

6.1 子板简介

6.1.1 概述

图 6-1 EVAL_GW5AT-LV138KFG676ES_Dcard_EDP_HDMI_V1.0 子板




EDP 子板需要搭配 DK_START_GW5AST-LV138FPG676A_V1.0 主板来使用，主要用于 EDP 接口通信、HDMI 接口通信。

6.1.2 子板套件

子板套件包括:

- EVAL_GW5AT-LV138KFP676ES_Dcard_EDP_HDMI_V1.0


图 6-2 子板套件



① EVAL_GW5AT-LV138KFP676ES_Dcard_EDP_HDMI_V1.0子板


6.1.3 PCB 组件

图 6-3 子板 PCB 组件说明



6.1.4 系统框图

图 6-4 系统框图



6.1.5 特性

子板的关键特性如下：

1. 供电方式
 - 主板提供 DC12V、DC3.3V 电源
 - 上电后，绿色 POWER 灯亮
2. EDP 接口
 - 一路 EDP-RX 接口
 - 一路 EDP-TX 接口
3. HDMI 接口
 - 一路 HDMI-TX 接口，通过 ADV7513 编码芯片实现 HDMI-TX 通信
4. 板级连接器
 - 采用 80Pin、0.5mm 间距的板对板连接器
 - 与 DK_START_GW5AST-LV138FPG676A_V1.0 主板通信

6.2 子板电路

6.2.1 电源


6.2.1.1 介绍

主板通过 FMC 连接器向子板提供 12V 和 3.3V 电源。

输入的 12V 和 3.3V 电源通过子板上的电源芯片分别产生 5V 和 1.8V 电源，以满足开发板的电源需求。

6.2.1.2 电源系统分配

图 6-5 电源系统分配示意图



6.2.2 EDP 接口

6.2.2.1 介绍

EDP 子板提供了一路 EDP 输入接口，一路 EDP 输出接口。连接示意图如下图所示。

图 6-6 EDP-TX 接口连接示意图





图 6-7 EDP-RX 接口连接示意图



6.2.2.2 管脚分配

表 6-1 EDP-TX 接口 J4 管脚分配

J4 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
1	NC	-	-	-	悬空
2	GND	-	-	-	GND
3	EDPTX_LA_1N	AF9	Q1	-	EDP 数据发送
4	EDPTX_LA_1P	AE9	Q1	-	EDP 数据发送
5	GND	-	-	-	GND
6	EDPTX_LA_0N	AD8	Q1	-	EDP 数据发送
7	EDPTX_LA_0P	AC8	Q1	-	EDP 数据发送
8	GND	-	-	-	GND
9	EDPTX_AUX_P_1	E16	5	1.8V	辅助通道
10	EDPTX_AUX_N_1	D16	5	1.8V	辅助通道
11	GND	-	-	-	GND
12	VCCS_PAD	D18	5	1.8V	EDP 屏幕检测
13	VCCS_PAD	D18	5	1.8V	EDP 屏幕检测
14	NC	-	-	-	悬空
15	GND	-	-	-	GND
16	GND	-	-	-	GND
17	EDPTX_HPDI	B17	5	1.8V	热插拔检测
18	GND	-	-	-	GND
19	GND	-	-	-	GND
20	GND	-	-	-	GND
21	GND	-	-	-	GND
22	LED_EN	C18	5	1.8V	自检使能
23	LED_PWM	A17	5	1.8V	PWM 背光控制
24	NC	-	-	-	悬空
25	NC	-	-	-	悬空
26	VCC12P0	-	-	12V	POWER
27	VCC12P0	-	-	12V	POWER

J4 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
28	VCC12P0	-	-	12V	POWER
29	VCC12P0	-	-	12V	POWER
30	NC	-	-	-	悬空
31	GND	-	-	-	GND
32	GND	-	-	-	GND
33	GND	-	-	-	GND
34	GND	-	-	-	GND

表 6-2 EDP-RX 接口 J6 管脚分配

J6 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
1	NC	-	-	-	悬空
2	GND	-	-	-	GND
3	EDP2RX_LA_1N	AD14	Q1	-	EDP 数据接收
4	EDP2RX_LA_1P	AC14	Q1	-	EDP 数据接收
5	GND	-	-	-	GND
6	EDP2RX_LA_0N	AF13	Q1	-	EDP 数据接收
7	EDP2RX_LA_0P	AE13	Q1	-	EDP 数据接收
8	GND	-	-	-	GND
9	EDP2RX_AUX_P_1	C21	5	1.8V	辅助通道
10	EDP2RX_AUX_N_1	B21	5	1.8V	辅助通道
11	GND	-	-	-	GND
12	NC	-	-	-	悬空
13	NC	-	-	-	悬空
14	NC	-	-	-	悬空
15	GND	-	-	-	GND
16	GND	-	-	-	GND
17	EDPRX_HPDI	C17	5	1.8V	热插拔检测
18	GND	-	-	-	GND
19	GND	-	-	-	GND
20	GND	-	-	-	GND


J6 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
21	GND	-	-	-	GND
22	NC	-	-	-	悬空
23	NC	-	-	-	悬空
24	NC	-	-	-	悬空
25	NC	-	-	-	悬空
26	NC	-	-	-	悬空
27	NC	-	-	-	悬空
28	NC	-	-	-	悬空
29	NC	-	-	-	悬空
30	NC	-	-	-	悬空
31	GND	-	-	-	GND
32	GND	-	-	-	GND
33	GND	-	-	-	GND
34	GND	-	-	-	GND

6.2.3 HDMI 接口

6.2.3.1 介绍

EDP 子板提供了一路 HDMI 输出接口。通过 ADV7513 编码芯片实现 HDMI-TX 通信。连接示意图如下图所示。

图 6-8 HDMI-TX 接口连接示意图



6.2.3.2 管脚分配

表 6-3 HDMI-TX 接口 J1 管脚分配

J1 管脚号	信号名称	I/O 电平	描述
1	HDMI_TXA2P	3.3V	HDMI 差分数据


J1 管脚号	信号名称	I/O 电平	描述
2	GND	-	GND
3	HDMI_TXA2N	3.3V	HDMI 差分数据
4	HDMI_TXA1P	3.3V	HDMI 差分数据
5	GND	-	GND
6	HDMI_TXA1N	3.3V	HDMI 差分数据
7	HDMI_TXA0P	3.3V	HDMI 差分数据
8	GND	-	GND
9	HDMI_TXA0N	3.3V	HDMI 差分数据
10	HDMI_TXACP	3.3V	HDMI 差分时钟
11	GND	-	GND
12	HDMI_TXACN	3.3V	HDMI 差分时钟
13	HDMI_CEC	3.3V	CEC 控制信号
14	NC	-	悬空
15	HDMI_DDC_SCL	5V	I2C 串行时钟
16	HDMI_DDC_SDA	5V	I2C 串行数据
17	GND	-	GND
18	HDMI_5V	5V	POWER
19	HDMI_HPD	5V	热插拔检测
20	GND	-	GND
21	GND	-	GND
22	GND	-	GND
23	GND	-	GND

6.2.4 GPIO

6.2.4.1 介绍

EDP 子板上预留了 6 个 3.3V 的 GPIO 扩展接口，方便测试使用。连接示意图如下图所示。

图 6-9 GPIO 接口连接示意图



6.2.4.2 管脚分配

表 6-4 GPIO 连接器 J5 管脚分配

J5 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
1	GND	-	-	-	GND
2	GND	-	-	-	GND
3	GW_G20	G20	4	3.3V	GPIO
4	GW_K21	K21	4	3.3V	GPIO
5	GW_G21	G21	4	3.3V	GPIO
6	GW_J21	J21	4	3.3V	GPIO
7	GW_F23	G25	4	3.3V	GPIO
8	GW_E23	F25	4	3.3V	GPIO
9	GND	-	-	-	GND
10	GND	-	-	-	GND

6.2.5 板级连接器

6.2.5.1 介绍

EDP 子板上放置了 400Pin 1.27mm 间距的 FMC 板级连接器，用来与 DK_START_GW5AST-LV138FPG676A_V1.0 主板通信。

6.2.5.2 管脚分配

表 6-5 RE1 板级连接器管脚分配

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
A1	GND	-	-	-	GND
A2	EDP2RX_LANE_0P	AE13	Q1	-	EDP 接收数据
A3	EDP2RX_LANE_0N	AF13	Q1	-	EDP 接收数据
A4	GND	-	-	-	GND
A5	GND	-	-	-	GND
A6	NC	-	-	-	悬空
A7	NC	-	-	-	悬空
A8	GND	-	-	-	GND
A9	GND	-	-	-	GND
A10	NC	-	-	-	悬空
A11	NC	-	-	-	悬空
A12	GND	-	-	-	GND
A13	GND	-	-	-	GND
A14	NC	-	-	-	悬空
A15	NC	-	-	-	悬空
A16	GND	-	-	-	GND
A17	GND	-	-	-	GND
A18	NC	-	-	-	悬空
A19	NC	-	-	-	悬空
A20	GND	-	-	-	GND
A21	GND	-	-	-	GND
A22	EDPTX_LANE_1P	AE9	Q1	-	EDP 发送数据
A23	EDPTX_LANE_1N	AF9	Q1	-	EDP 发送数据
A24	GND	-	-	-	GND
A25	GND	-	-	-	GND
A26	NC	-	-	-	悬空
A27	NC	-	-	-	悬空
A28	GND	-	-	-	GND

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
A29	GND	-	-	-	GND
A30	NC	-	-	-	悬空
A31	NC	-	-	-	悬空
A32	GND	-	-	-	GND
A33	GND	-	-	-	GND
A34	NC	-	-	-	悬空
A35	NC	-	-	-	悬空
A36	GND	-	-	-	GND
A37	GND	-	-	-	GND
A38	NC	-	-	-	悬空
A39	NC	-	-	-	悬空
A40	GND	-	-	-	GND
B1	NC	-	-	-	悬空
B2	GND	-	-	-	GND
B3	GND	-	-	-	GND
B4	NC	-	-	-	悬空
B5	NC	-	-	-	悬空
B6	GND	-	-	-	GND
B7	GND	-	-	-	GND
B8	NC	-	-	-	悬空
B9	NC	-	-	-	悬空
B10	GND	-	-	-	GND
B11	GND	-	-	-	GND
B12	NC	-	-	-	悬空
B13	NC	-	-	-	悬空
B14	GND	-	-	-	GND
B15	GND	-	-	-	GND
B16	NC	-	-	-	悬空
B17	NC	-	-	-	悬空
B18	GND	-	-	-	GND

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
B19	GND	-	-	-	GND
B20	NC	-	-	-	悬空
B21	NC	-	-	-	悬空
B22	GND	-	-	-	GND
B23	GND	-	-	-	GND
B24	NC	-	-	-	悬空
B25	NC	-	-	-	悬空
B26	GND	-	-	-	GND
B27	GND	-	-	-	GND
B28	NC	-	-	-	悬空
B29	NC	-	-	-	悬空
B30	GND	-	-	-	GND
B31	GND	-	-	-	GND
B32	NC	-	-	-	悬空
B33	NC	-	-	-	悬空
B34	GND	-	-	-	GND
B35	GND	-	-	-	GND
B36	NC	-	-	-	悬空
B37	NC	-	-	-	悬空
B38	GND	-	-	-	GND
B39	GND	-	-	-	GND
B40	NC	-	-	-	悬空
C1	GND	-	-	-	GND
C2	EDPTX_LANE_0P	AC8	Q1	-	EDP 发送数据
C3	EDPTX_LANE_0N	AD8	Q1	-	EDP 发送数据
C4	GND	-	-	-	GND
C5	GND	-	-	-	GND
C6	EDP2RX_LANE_1P	AC14	Q1	-	EDP 接收数据
C7	EDP2RX_LANE_1N	AD14	Q1	-	EDP 接收数据
C8	GND	-	-	-	GND

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
C9	GND	-	-	-	GND
C10	NC	-	-	-	悬空
C11	NC	-	-	-	悬空
C12	GND	-	-	-	GND
C13	GND	-	-	-	GND
C14	NC	-	-	-	悬空
C15	NC	-	-	-	悬空
C16	GND	-	-	-	GND
C17	GND	-	-	-	GND
C18	EDPRX_HPDI	C17	5	1.8V	热插拔检测
C19	EDPTX_HPDI	B17	5	1.8V	热插拔检测
C20	GND	-	-	-	GND
C21	GND	-	-	-	GND
C22	GW_G20	G20	4	3.3V	GPIO
C23	GW_G21	G21	4	3.3V	GPIO
C24	GND	-	-	-	GND
C25	GND	-	-	-	GND
C26	GW_F23	G25	4	3.3V	GPIO
C27	GW_E23	F25	4	3.3V	GPIO
C28	GND	-	-	-	GND
C29	GND	-	-	-	GND
C30	NC	-	-	-	悬空
C31	NC	-	-	-	悬空
C32	GND	-	-	-	GND
C33	GND	-	-	-	GND
C34	GND	-	-	-	GND
C35	FMC_VCC12P0	-	-	12V	POWER
C36	GND	-	-	-	GND
C37	FMC_VCC12P0	-	-	12V	POWER
C38	GND	-	-	-	GND

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
C39	FMC_VCC3P3	-	-	3.3V	POWER
C40	GND	-	-	-	GND
D1	NC	-	-	-	悬空
D2	GND	-	-	-	GND
D3	GND	-	-	-	GND
D4	NC	-	-	-	悬空
D5	NC	-	-	-	悬空
D6	GND	-	-	-	GND
D7	GND	-	-	-	GND
D8	NC	-	-	-	悬空
D9	NC	-	-	-	悬空
D10	GND	-	-	-	GND
D11	NC	-	-	-	悬空
D12	NC	-	-	-	悬空
D13	GND	-	-	-	GND
D14	EDP2RX_AUX_CH _P_1	C21	5	1.8V	辅助通道
D15	EDP2RX_AUX_CH _N_1	B21	5	1.8V	辅助通道
D16	GND	-	-	-	GND
D17	NC	-	-	-	悬空
D18	NC	-	-	-	悬空
D19	GND	-	-	-	GND
D20	GW_K21	K21	4	3.3V	GPIO
D21	GW_J21	J21	4	3.3V	GPIO
D22	GND	-	-	-	GND
D23	NC	-	-	-	悬空
D24	NC	-	-	-	悬空
D25	GND	-	-	-	GND
D26	NC	-	-	-	悬空
D27	NC	-	-	-	悬空

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
D28	GND	-	-	-	GND
D29	NC	-	-	-	悬空
D30	NC	-	-	-	悬空
D31	NC	-	-	-	悬空
D32	NC	-	-	-	悬空
D33	NC	-	-	-	悬空
D34	NC	-	-	-	悬空
D35	GND	-	-	-	GND
D36	NC	-	-	-	悬空
D37	GND	-	-	-	GND
D38	FMC_VCC3P3	-	-	3.3V	POWER
D39	GND	-	-	-	GND
D40	FMC_VCC3P3	-	-	3.3V	POWER
E1	GND	-	-	-	GND
E2	7513_MCLK	Y21	2	3.3V	IIS 接口 MCLK
E3	NC	-	-	-	悬空
E4	GND	-	-	-	GND
E5	GND	-	-	-	GND
E6	7513_IIS0	V23	2	3.3V	IIS 接口数据信号
E7	NC	-	-	-	悬空
E8	GND	-	-	-	GND
E9	7513_SCLK	V19	2	3.3V	IIS 接口 SCLK
E10	NC	-	-	-	悬空
E11	GND	-	-	-	GND
E12	7513_LRCLK	AA22	2	3.3V	IIS 接口 LRCLK
E13	NC	-	-	-	悬空
E14	GND	-	-	-	GND
E15	7513_SDA	Y25	2	3.3V	I2C 串行接口数据
E16	7513_SCL	AA25	2	3.3V	I2C 串行接口时钟
E17	GND	-	-	-	GND

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
E18	7513_INT	V26	2	3.3V	中断信号
E19	NC	-	-	-	悬空
E20	GND	-	-	-	GND
E21	NC	-	-	-	悬空
E22	NC	-	-	-	悬空
E23	GND	-	-	-	GND
E24	NC	-	-	-	悬空
E25	NC	-	-	-	悬空
E26	GND	-	-	-	GND
E27	NC	-	-	-	悬空
E28	NC	-	-	-	悬空
E29	GND	-	-	-	GND
E30	NC	-	-	-	悬空
E31	NC	-	-	-	悬空
E32	GND	-	-	-	GND
E33	NC	-	-	-	悬空
E34	NC	-	-	-	悬空
E35	GND	-	-	-	GND
E36	NC	-	-	-	悬空
E37	NC	-	-	-	悬空
E38	GND	-	-	-	GND
E39	NC	-	-	-	悬空
E40	GND	-	-	-	GND
F1	NC	-	-	-	悬空
F2	GND	-	-	-	GND
F3	GND	-	-	-	GND
F4	NC	-	-	-	悬空
F5	NC	-	-	-	悬空
F6	GND	-	-	-	GND
F7	7513_VSYNC	V16	2	3.3V	场同步信号

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
F8	7513_D0	V17	2	3.3V	RGB 数据信号
F9	GND	-	-	-	GND
F10	7513_D3	W20	2	3.3V	RGB 数据信号
F11	7513_D6	Y20	2	3.3V	RGB 数据信号
F12	GND	-	-	-	GND
F13	7513_D9	AB24	2	3.3V	RGB 数据信号
F14	7513_D12	AC24	2	3.3V	RGB 数据信号
F15	GND	-	-	-	GND
F16	7513_D15	AB26	2	3.3V	RGB 数据信号
F17	7513_D18	AC26	2	3.3V	RGB 数据信号
F18	GND	-	-	-	GND
F19	7513_D21	U25	2	3.3V	RGB 数据信号
F20	NC	-	-	-	悬空
F21	GND	-	-	-	GND
F22	NC	-	-	-	悬空
F23	NC	-	-	-	悬空
F24	GND	-	-	-	GND
F25	NC	-	-	-	悬空
F26	NC	-	-	-	悬空
F27	GND	-	-	-	GND
F28	NC	-	-	-	悬空
F29	NC	-	-	-	悬空
F30	GND	-	-	-	GND
F31	NC	-	-	-	悬空
F32	NC	-	-	-	悬空
F33	GND	-	-	-	GND
F34	NC	-	-	-	悬空
F35	NC	-	-	-	悬空
F36	GND	-	-	-	GND
F37	NC	-	-	-	悬空

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
F38	NC	-	-	-	悬空
F39	GND	-	-	-	GND
F40	NC	-	-	-	悬空
G1	GND	-	-	-	GND
G2	NC	-	-	-	悬空
G3	NC	-	-	-	悬空
G4	GND	-	-	-	GND
G5	GND	-	-	-	GND
G6	Panel_ON	D18	5	1.8V	EDP 屏检测信号
G7	BL_ENABLE	C18	5	1.8V	背光启用
G8	GND	-	-	-	GND
G9	NC	-	-	-	悬空
G10	NC	-	-	-	悬空
G11	GND	-	-	-	GND
G12	BL_PWM_OUT	A17	5	1.8V	PWM 背光输出
G13	NC	-	-	-	悬空
G14	GND	-	-	-	GND
G15	EDPTX_AUX_CH_ P_1	E16	5	1.8V	辅助通道
G16	EDPTX_AUX_CH_ N_1	D16	5	1.8V	辅助通道
G17	GND	-	-	-	GND
G18	NC	-	-	-	悬空
G19	NC	-	-	-	悬空
G20	GND	-	-	-	GND
G21	NC	-	-	-	悬空
G22	NC	-	-	-	悬空
G23	GND	-	-	-	GND
G24	NC	-	-	-	悬空
G25	NC	-	-	-	悬空
G26	GND	-	-	-	GND

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
G27	NC	-	-	-	悬空
G28	NC	-	-	-	悬空
G29	GND	-	-	-	GND
G30	NC	-	-	-	悬空
G31	NC	-	-	-	悬空
G32	GND	-	-	-	GND
G33	NC	-	-	-	悬空
G34	NC	-	-	-	悬空
G35	GND	-	-	-	GND
G36	NC	-	-	-	悬空
G37	NC	-	-	-	悬空
G38	GND	-	-	-	GND
G39	NC	-	-	-	悬空
G40	GND	-	-	-	GND
H1	NC	-	-	-	悬空
H2	NC	-	-	-	悬空
H3	GND	-	-	-	GND
H4	NC	-	-	-	悬空
H5	NC	-	-	-	悬空
H6	GND	-	-	-	GND
H7	NC	-	-	-	悬空
H8	NC	-	-	-	悬空
H9	GND	-	-	-	GND
H10	NC	-	-	-	悬空
H11	NC	-	-	-	悬空
H12	GND	-	-	-	GND
H13	NC	-	-	-	悬空
H14	NC	-	-	-	悬空
H15	GND	-	-	-	GND
H16	NC	-	-	-	悬空

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
H17	NC	-	-	-	悬空
H18	GND	-	-	-	GND
H19	NC	-	-	-	悬空
H20	NC	-	-	-	悬空
H21	GND	-	-	-	GND
H22	NC	-	-	-	悬空
H23	NC	-	-	-	悬空
H24	GND	-	-	-	GND
H25	NC	-	-	-	悬空
H26	NC	-	-	-	悬空
H27	GND	-	-	-	GND
H28	NC	-	-	-	悬空
H29	NC	-	-	-	悬空
H30	GND	-	-	-	GND
H31	NC	-	-	-	悬空
H32	NC	-	-	-	悬空
H33	GND	-	-	-	GND
H34	NC	-	-	-	悬空
H35	NC	-	-	-	悬空
H36	GND	-	-	-	GND
H37	NC	-	-	-	悬空
H38	NC	-	-	-	悬空
H39	GND	-	-	-	GND
H40	NC	-	-	-	悬空
J1	GND	-	-	-	GND
J2	NC	-	-	-	悬空
J3	NC	-	-	-	悬空
J4	GND	-	-	-	GND
J5	GND	-	-	-	GND
J6	7513_HSYNC	U14	2	3.3V	行同步信号

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
J7	7513_D1	V14	2	3.3V	RGB 数据信号
J8	GND	-	-	-	GND
J9	7513_D4	V18	2	3.3V	RGB 数据信号
J10	7513_D7	W18	2	3.3V	RGB 数据信号
J11	GND	-	-	-	GND
J12	7513_D10	U22	2	3.3V	RGB 数据信号
J13	7513_D13	V22	2	3.3V	RGB 数据信号
J14	GND	-	-	-	GND
J15	7513_D16	AA24	2	3.3V	RGB 数据信号
J16	7513_D19	AB25	2	3.3V	RGB 数据信号
J17	GND	-	-	-	GND
J18	7513_D22	W25	2	3.3V	RGB 数据信号
J19	NC	-	-	-	悬空
J20	GND	-	-	-	GND
J21	NC	-	-	-	悬空
J22	NC	-	-	-	悬空
J23	GND	-	-	-	GND
J24	NC	-	-	-	悬空
J25	NC	-	-	-	悬空
J26	GND	-	-	-	GND
J27	NC	-	-	-	悬空
J28	NC	-	-	-	悬空
J29	GND	-	-	-	GND
J30	NC	-	-	-	悬空
J31	NC	-	-	-	悬空
J32	GND	-	-	-	GND
J33	NC	-	-	-	悬空
J34	NC	-	-	-	悬空
J35	GND	-	-	-	GND
J36	NC	-	-	-	悬空

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
J37	NC	-	-	-	悬空
J38	GND	-	-	-	GND
J39	NC	-	-	-	悬空
J40	GND	-	-	-	GND
K1	NC	-	-	-	悬空
K2	GND	-	-	-	GND
K3	GND	-	-	-	GND
K4	NC	-	-	-	悬空
K5	NC	-	-	-	悬空
K6	GND	-	-	-	GND
K7	7513_DE	T14	2	3.3V	数据使能信号
K8	7513_D2	T15	2	3.3V	RGB 数据信号
K9	GND	-	-	-	GND
K10	7513_D5	U15	2	3.3V	RGB 数据信号
K11	7513_D8	U16	2	3.3V	RGB 数据信号
K12	GND	-	-	-	GND
K13	7513_D11	T20	2	3.3V	RGB 数据信号
K14	7513_D14	U20	2	3.3V	RGB 数据信号
K15	GND	-	-	-	GND
K16	7513_CLK	K21	4	3.3V	视频输出时钟
K17	NC	-	-	-	悬空
K18	GND	-	-	-	GND
K19	7513_D17	T17	2	3.3V	RGB 数据信号
K20	7513_D20	T18	2	3.3V	RGB 数据信号
K21	GND	-	-	-	GND
K22	7513_D23	T19	2	3.3V	RGB 数据信号
K23	NC	-	-	-	RGB 数据信号
K24	GND	-	-	-	GND
K25	NC	-	-	-	悬空
K26	NC	-	-	-	悬空

RE1 管脚号	信号名称	FPGA 管脚号	BANK	I/O 电平	描述
K27	GND	-	-	-	GND
K28	NC	-	-	-	悬空
K29	NC	-	-	-	悬空
K30	GND	-	-	-	GND
K31	NC	-	-	-	悬空
K32	NC	-	-	-	悬空
K33	GND	-	-	-	GND
K34	NC	-	-	-	悬空
K35	NC	-	-	-	悬空
K36	GND	-	-	-	GND
K37	NC	-	-	-	悬空
K38	NC	-	-	-	悬空
K39	GND	-	-	-	GND
K40	NC	-	-	-	悬空

