

Gowin EDP PHY IP **用户指南**

IPUG1043-2.0,2024-06-07

版权所有 © 2024 广东高云半导体科技股份有限公司

GO[◇]**N**高云、 [◇] 、Gowin、GowinSynthesis、云源以及高云均为广东高云半导体科技股份 有限公司注册商标,本手册中提到的其他任何商标,其所有权利属其拥有者所有。未经本公 司书面许可,任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部,并不 得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可,并未以明示或暗示,或以禁止反言或其它方式授予任 何知识产权许可。除高云半导体在其产品的销售条款和条件中声明的责任之外,高云半导体 概不承担任何法律或非法律责任。高云半导体对高云半导体产品的销售和/或使用不作任何 明示或暗示的担保,包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知 识产权的侵权责任等,均不作担保。高云半导体对文档中包含的文字、图片及其它内容的准 确性和完整性不承担任何法律或非法律责任,高云半导体保留修改文档中任何内容的权利, 恕不另行通知。高云半导体不承诺对这些文档进行适时的更新。

版本信息

日期	版本	说明
2023/10/16	1.0	初始版本。
2024/03/29	1.1	 ● 新增模拟前端(AFE)配置描述; ● 新增通道绑定配置选项描述。
2024/06/07	2.0	更新参数列表。

目录

目:	录i
图	目录
表	目录iv
1	关于本手册1
	1.1 手册内容1
	1.2 相关文档1
	1.3 术语、缩略语1
	1.4 技术支持与反馈2
2	概述3
	2.1 概述
	2.2 主要特征
	2.3 资源利用
3	功能描述5
	3.1 系统框图
	3.2 结构框图
	3.3 时钟
	3.3.1 发送时钟6
	3.3.2 接收时钟6
	3.4 数据
	3.4.1 发送数据6
	3.4.2 接收数据
	3.4.3 通道绑定7
	3.5 端口列表7
	3.6 参数配置10
	3.7 时序说明
	3.7.1 EDP PHY TX 接口时序
	3.7.2 EDP PHY RX 接口时序12
4	界面配置13

i

5	参考设计	
	5.1 设计实例一	
6	文件交付	19
	6.1 文档	
	6.2 设计源代码(加密)	
	6.3 参考设计	

图目录

图 3-1 系统框图	5
图 3-2 结构框图	5
图 3-3 Gowin EDP PHY IP 端口示意图	
图 3-4 EDP PHY TX 接口时序示意图	11
图 3-5 EDP PHY RX 接口时序示意图	
图 4-1 打开 IP Core Generator	
图 4-2 打开 Serdes IP 配置界面	
图 4-3 打开 EDP PHY 配置界面	
图 4-4 EDP PHY 配置界面示意图	
图 4-5 基本信息配置界面	
图 4-6 PHY Configuration 选项卡	
图 4-7 SerDes IP 配置界面显示 EDP PHY IP	
图 5-1 参考设计实例一基本结构框图	

表目录

表 1-1 术语、缩略语	1
表 2-1 Gowin EDP PHY IP	3
表 3-1 Gowin EDP PHY IP 的端口列表	8
表 3-2 Gowin EDP PHY IP 参数	10
表 6-1 文档列表	19
表 6-2 EDP PHY IP 设计源代码列表	19
表 6-3 Gowin EDP RefDesign 文件夹内容列表	19

1_{关于本手册}

1.1 手册内容

Gowin EDP PHY IP 用户指南主要内容包括产品概述、功能描述、配置 调用、参考设计等,旨在帮助用户快速了解 Gowin EDP PHY IP 的特性及使 用方法。本手册中的软件界面截图参考的是 V1.9.9.03 (64-bit)版本,因软件 版本升级,部分信息可能会略有差异,具体以用户软件版本的信息为准。

1.2 相关文档

通过登录高云半导体网站 <u>www.gowinsemi.com.cn</u>可以下载、查看以下 相关文档:

- **DS981, GW5AT** 系列 **FPGA** 产品数据手册
- <u>DS1104, GW5AST 系列 FPGA 产品数据手册</u>
- <u>SUG100</u>, Gowin 云源软件用户指南

1.3 术语、缩略语

本手册中出现的相关术语、缩略语及相关释义如表 1-1 所示。

表 1-1 术语、缩略语

术语、缩略语	全称	含义
AFE	Analog Front End	模拟前端
FPGA	Field Programmable Gate Array	现场可编程门阵列
IP	Intellectual Property	知识产权
VS	Vertical Sync	垂直同步
HS	Horizontal Sync	水平同步
DE	Data Enable	数据使能
VESA	Video Electronics Standards Association	视频电子标准协会
DP	DisplayPort	显示端口
EDP	Embedded DisplayPort	嵌入式显示端口
SerDes	Serializer/Deserializer	串行器/解串器

1.4 技术支持与反馈

高云半导体提供全方位技术支持,在使用过程中如有任何疑问或建议, 可直接与公司联系:

网址: <u>www.gowinsemi.com.cn</u>

E-mail: support@gowinsemi.com

Tel: +86 755 8262 0391



2.1 概述

DisplayPort(简称 DP)是一个由 PC 及芯片制造商联盟开发,视频电子标准协会(VESA)标准化的数字式视频接口标准。该接口免认证、免授权金,主要用于视频源与显示器等设备的连接,并也支持携带音频、USB 和其他形式的数据。

eDP(Embedded DisplayPort)协议是针对 DP(Display Port)应用在嵌入式方向架构和协议的拓展,所以 eDP 协议完全兼容 DP 协议。eDP 多用做平板,笔记本电脑的液晶显示屏的接口。

Gowin EDP PHY IP 为用户提供了一个 SerDes 物理层访问接口,使用 户能够方便地实现 EDP 协议层与物理层的连接。

Gowin EDP PHY IP	
逻辑资源	请参见 <u>2.3</u> 资源利用。
交付文件	
设计文件	Verilog (encrypted)
参考设计	Verilog
TestBench	Verilog
测试设计流程	
综合软件	GowinSynthesis
应用软件	Gowin Software (V1.9.9 Beta-1 及以上)

表 2-1 Gowin EDP PHY IP

注!

可登录高云半导体网站查看芯片支持信息。

2.2 主要特征

- 可配置为 1, 2, or 4 lanes
- 支持 8B10B 编解码功能
- 支持 Word Alignment 功能
- Link rate 支持 1.62/2.7/5.4 Gbps/lane

● 支持用户数据位宽 16/32

2.3 资源利用

Gowin EDP PHY IP 仅对 SerDes 进行配置,不占用 Fabric 资源。



3.1 系统框图

Gowin EDP PHY IP 用于将 eDP 编码后的并行数据传递给 SerDes 转成 串行数据,以及将 SerDes 接收串行数据后输出的并行数据后传递给 eDP 解 码。系统框图如图 3-1 所示。





3.2 结构框图

Gowin EDP PHY IP 最多支持 4 个通道,每个通道都分为发送端口和接收端口。发送端口接收来自 eDP 发送模块的 K 码信号和数据信号,通过端口映射与 SerDes 发送端口相连。接收端口将 SerDes 接收后的输出端口与 eDP 接收模块的 K 码信号和数据信号端口相连。结构框图如图 3-2 所示。

图 3-2 结构框图



3.3 时钟

3.3.1 发送时钟

发送时钟由 CPLL/QPLL 生成。用户在配置发送通道时,需要配置发送 通道的速率、所使用的 PLL (CPLL/QPLL)和参考时钟源及其频率。根据以 上配置,IP 配置 SerDes PLL 生成高速时钟,用于数据的发送。同时,SerDes 会根据用户配置,将高速时钟分频输出,作为 Fabric 发送时钟使用。

用户配置发送数据速率为 1.62Gbps, 用户时钟比率如选 1:20, 则 Fabric 发送时钟为 1.62Gbps/20=81MHz, 用户时钟比率如选 1:40, 则 Fabric 发送时钟为 1.62Gbps/40=40.5MHz。

用户配置发送数据速率为 2.7Gbps,用户时钟比率如选 1:20,则 Fabric 发送时钟为 2.7Gbps/20=135MHz,用户时钟比率如选 1:40,则 Fabric 发送时钟为 2.7Gbps/40=67.5MHz。

用户配置发送数据速率为5.4Gbps,用户时钟比率只可选1:40,则Fabric 发送时钟为5.4Gbps/40=135MHz。

当使用 2 通道或 4 通道 EDP PHY IP 时,各通道的 fabric_tx_clk_i 请共 用其中一个通道的 pcs_tx_clk_o。

3.3.2 接收时钟

用户在配置接收通道时,需要配置接收通道的速率。接收时钟由 CDR 通过数据恢复,CDR 输出恢复后的串行数据时钟供接收模块使用。同时 SerDes 会根据用户配置,把串行数据时钟分频输出,作为 Fabric 接收时钟 使用。

用户配置接收数据速率为 1.62Gbps, 用户时钟比率如选 1:20,则 Fabric 接收时钟为 1.62Gbps/20=81MHz, 用户时钟比率如选 1:40,则 Fabric 接收时钟为 1.62Gbps/40=40.5MHz。

用户配置接收数据速率为 2.7Gbps,用户时钟比率如选 1:20,则 Fabric 接收时钟为 2.7Gbps/20=135MHz,用户时钟比率如选 1:40,则 Fabric 接收时钟为 2.7Gbps/40=67.5MHz。

用户配置接收数据速率为5.4Gbps,用户时钟比率只可选1:40,则Fabric 接收时钟为5.4Gbps/40=135MHz。

当使用 2 通道或 4 通道 EDP PHY IP 时,各通道的 fabric_rx_clk_i 请共 用其中一个通道的 pcs_rx_clk_o。

3.4 数据

3.4.1 发送数据

用户时钟比率如选 1:20,则发送并行数据位宽为 20bits,包含 16bit 数据,2bit K 码和 2bit 无效位。在 IO 端口仅体现数据 txdata[15:0]和 K 码 txk[1:0] 端口,txk 低 bit 位与 txdata 低字节对应,txk 高 bit 位与 txdata 高字节对应。

用户时钟比率如选 1:40,则发送并行数据位宽为 40bits,包含 32bit 数据,4bit K 码和 4bit 无效位。在 IO 端口仅体现数据 txdata[31:0]和 K 码 txk[3:0]

端口, txk 低 bit 位与 txdata 低字节对应, txk 高 bit 位与 txdata 高字节对应。

SerDes 发送数据传输顺序方面,txdata 低字节 LSB 先传输,每个字节 经 8B10B 后再转换成串行数据低 bit 位 LSB 先传输。

3.4.2 接收数据

用户时钟比率如选 1:20,则接收并行数据位宽为 20bits,包含 16bit 数据,2bit K 码和 2bit 无效位。在 IO 端口仅体现数据 rxdata[15:0]和 K 码 rxk[1:0] 端口,rxk 低 bit 位与 rxdata 低字节对应,rxk 高 bit 位与 rxdata 高字节对应。

用户时钟比率如选 1:40,则接收并行数据位宽为 40bits,包含 32bit 数据,4bit K 码和 4bit 无效位。在 IO 端口仅体现数据 rxdata[31:0]和 K 码 rxk[3:0] 端口,rxk 低 bit 位与 txdata 低字节对应,rxk 高 bit 位与 rxdata 高字节对应。

SerDes 接收数据传输顺序方面,rxdata 为经过 8B10B 后的并行数据,低字节 LSB 为先传输数据,每个字节低 bit 位 LSB 为先传输 bit 位。

Word Alignment 模块实现接收数据对齐功能。该模块根据 K 码 K28.5, 对齐接收并行数据的边界,使其输出的并行数据与所配置的 K 码一致。

3.4.3 通道绑定

根据 DP 协议, Lane 数大于 1 时, Lane 与 Lane 之间存在数据偏移, 在做数据接收时,可通过使能 Channel Bonding 选项,消除 Lane 间数据偏移。Channel Bonding 选择 One Word 选项,Pattern0 采用 0x1C,当各个 Lane 的 align_link 均为 1 后,使能各个 Lane 的 chbond_start 控制信号。如 不使能 Channel Bonding 选项,则必须由接收解码模块自行消除 Lane 间数 据偏移。

3.5 端口列表

Gowin EDP PHY IP 的 IO 端口如图 3-3 所示。



图 3-3 Gowin EDP PHY IP 端口示意图

根据配置参数不同,端口会略有不同。

Gowin EDP PHY IP 的 IO 端口详细描述如表 3-1 所示。表中以 Lane0 为例,其他 Lane 如果被调用,修改对应端口序号即可。表中只列出用户端口,与 SerDes 相连端口由软件自动连接。

表 3-1 Gowin EDP PHY IP 的端口列表

序号	信号名称	方向	描述	备注
1	qpll0_ok_o	0	QPLL0 有效指示 1: 有效状态 0: 无效状态	所有信号输入输出方向均以 EDP
2	qpll1_ok_o	0	QPLL1 有效指示 1: 有效状态 0: 无效状态	PHY IP 万 参考。
3	In0_cpll_ok_o	0	Lane0 CPLL 有效指示 1: 有效状态 0: 无效状态	
4	In0_fabric_rstn_i	I	Lane0 fabric 复位输入,低有效	

序号	信号名称	方向	描述	备注
5	In0_rx_rst_i	I	Lane0 RX 复位输入,高有效	
6	In0_chbond_start_i	I	Lane0 通道绑定控制输入,高有效	
7		0	Lane0 RX pma 锁定指示	
	In0_pma_rx_lock_o		1: 进入锁定状态	
			0: 未进入锁定状态	
8		0	Lane0 接收 word align 模块锁定指示	
	In0_align_link_o		1: 进入锁定状态	
			0: 未进入锁定状态	
9		0	Lane0 接收 K 码锁定指示	
	In0_k_lock_o		1: 进入锁定状态	
10			0: 未进入锁定状态	
10	In0_pcs_rx_clk_o	0	Lane0 PCS 接收时钟输出	
11	In0_fabric_rx_clk_i	1	Lane0 RX Buffer 读时钟,可直接连接	
12		0	edp_III0_pcs_IX_cik_0	
12	In rxfife sempty o	0	Laneo KA builer 几丁工油小 1. RX Buffer 几平空	
			0: RX Buffer 非几乎空	
13		0	Lane0 RX Buffer 空指示	
	In0 rxfifo empty o	Ũ	1: RX Buffer 空	
			0: RX Buffer 非空	
14	In0_rxfifo_rdusewd_o	1	Lane0 RX Buffer 剩余数据指示	
15	In0_rxfifo_rden_i	I	Lane0 RX Buffer 读使能	
16	In0_tx_rst_i	I	Lane0 TX 复位输入,高有效	
17	In0_pcs_tx_clk_o	0	Lane0 PCS 发送时钟输出	
18	In0 fabric tx clk i	I	Lane0 TX Buffer 写时钟,可直接连接	
10		0	edp_InU_pcs_tx_cik_o	
19	In the stull of	0	Laneu IX Buffer 几乎满指示	
			1: TA Buller 几丁俩 0. TX Buffer 非日至满	
20		0	Lopo0 TX Buffor 进投子	
20	InO txfifo full o		1. TX Buffer 滍	
			0: TX Buffer 非满	
21	In0_txfifo_wrusewd_o	0	Lane0 TX Buffer 剩余数据指示	
22	In0_tx_vld_i	1	Lane0 TX Buffer 写使能	
23	In0_rxdata_o	0	EDP 解码数据	
24	In0_rxk_o	0	EDP 解码 K 码	
25	In0 txdata i	1	EDP 编码数据	
26	In0_txk_i	1	EDP 编码 K 码	

3.6 参数配置

表 3-2 Gowin EDP PHY IP 参数

序号	参数名称	允许范围	默认值	描述
PHY Co	nfiguration			
1	Quad Selection	Q0/Q1	Q0	SerDes Quad 选择
2	PHY Lane0	Yes/No	No	SerDes 通道 0 选择
3	PHY Lane1	Yes/No	No	SerDes 通道1选择
4	PHY Lane2	Yes/No	No	SerDes 通道 2 选择
5	PHY Lane3	Yes/No	No	SerDes 通道 3 选择
6	Loopback Mode	OFF/LB_NES/LB _FES/LB_ENC	OFF	Lane 回环模式选择
7	TX Line Rate	1.62/2.7/5.4Gbps	1.62	发送串行速率
8	TX User Clock Ratio	1:20/1:40	1:20	发送用户时钟比率
9	RX Line Rate	1.62/2.7/5.4Gbps	1.62	接收串行速率
10	RX User Clock Ratio	1:20/1:40	1:20	接收用户时钟比率
11	Reference Clock Source	Q0 REFCLK0 Q0 REFCLK1 Q1 REFCLK0 Q1 REFCLK1	Q0 REFCLK0	选择参考时钟源
12	Reference Clock Frequency	50-500MHz	135	参考时钟频率,推荐 135MHz
13	PLL Selection	CPLL QPLL0 QPLL1	CPLL	选择 PLL
AFE				
14	Differential Swing	180mV~900mV	900mV	配置发送差分信号摆幅 Vdiffpp,Vdiffpp=2xVdiff
15	FFE Mode	Auto/Manual	Auto	配置发送 FFE 模式。 Auto: 自动模式 Manual: 手动模式
16	Cm	0~19	0	发送 FFE pre-cursor
17	C0	21~40	40	发送 FFE main-cursor
18	C1	0~19	0	发送 FFE post-cursor
19	SD Threshold	25mV~200mV	100mV	接收差分信号 SD 门限
Channe	I Bonding			
20	Channel Bonding	None/One Word/Two Words/Four Words	None	 接收 Channel Bonding 使能: None: 不使能 Channel Bonding One Word: 使能 1 个 Word 的 Channel Bonding 功能 Two Words: 使能 2 个

序号	参数名称	允许范围	默认值	描述
				Word 的 Channel Bonding 功能
				● Four Words: 便能 4 个 Word 的 Channel Bonding 功能
21	Master Channel Selection	所选 Lane		选择接收 Channel Bonding 主通道
22	Pattern0	0x00~0xFF	0x7C	第1个对齐码必须是K码
23	Pattern1/2/3	0x00~0xFF	0x7C	第 2/3/4 个对齐码,可选是 否是 K 码
24	K Character	勾选/不勾选	不勾选	配置对齐码是否是 K 码 勾选: K 码 不勾选:数据
25	Max Skew	0~31	8	配置接收各个通道之间最 大 skew
26	Read Start Depth	0~31	16	数据绑定后,配置该模块的 读开始深度

3.7 时序说明

本节介绍 Gowin EDP PHY IP 的时序情况。

3.7.1 EDP PHY TX 接口时序

EDP PHY TX 接口时序图如图 3-4 所示。

图 3-4 EDP PHY TX 接口时序示意图



3.7.2 EDP PHY RX 接口时序





用户可在高云半导体云源软件中的 IP 内核生成器工具调用和配置高云 EDP PHY IP。

1. 打开 IP Core Generator

用户建立工程后,单击左上角"Tools"选项卡,下拉单击"IP Core Generator"选项,即可打开 Gowin IP Core Generator,如图 4-1 所示。

图 4-1 打开 IP Core Generator

¢ GOWIN FPGA Designer - [Design Summary] − □					
Berger Hools Window Help	🔒 👫 :.: 📰 🖂 🧯	\$ ₩ <i>\$</i>			
Process Gowin Analyzer Oscilloscope	Device tiles	General			
V User Constrai V Programmer FloorPlanner Timing Co Timing Constraint Editor	Synthesis Tool:	GowinSynthesis			
Synthesize Dism Cloud	Part Number: Series:	GW5AST-LV138FPG676AES GW5AST			
 Place & Route Place & Route Report Timing Analysis Report Ports & Pins Report Programmer 	Device: Device Version: Package: Speed Grade: Core Voltage:	GW5AST-138 B FCPBGA676A ES LV			
Design Process Hierarchy	Start Page	Design Summary	× B		
-					
Console Message					

2. 打开 SerDes IP 配置界面

双击 "SerDes", 打开 SerDes IP 核的配置界面, 如图 4-2 所示。

图 4-2 打开	F SerDes I	P配置界面	
🐳 GOWIN FPGA	Designer - [IP Core G	Senerator] – 🗆	×
<u>F</u> ile <u>E</u> dit <u>P</u> r	oject <u>T</u> ools <u>W</u> indo	ow <u>H</u> elp	- 8 ×
		k 🗅 🗈 👪 🖂 👶 👫 💷 🖼 🕅 🕅 🍕 🌉 🗢	
Process	8 ×	Target Device: GW5AST-LV138FPG676AES	
📔 Design Su	mmary	Filter	^
🗸 📝 User Cons	traints		
FloorPl	anner	Name Serdes	
🔀 Timing	Constraints Editor	See Flash	
✓ ♥ Synthesize		> AI Information	
Synthe	sis Report	> EackGround Configuration	
Netlist	File	> DSP and Mathematics Type: Serdes	
V 🔡 Place & Ro	oute	Memory Control	
Place 8	k Route Report	> 📙 Microprocessor System	
Timing	Analysis Report	> Multimedia Summary	
Ports &	Pins Report	✓ Serdes The Cowin Serdes IP is a comprehensive IP base of the Cowin Serdes IP base of the	
Program [)evice	Gowin Serdes IT is a completensive if base of Gowin Serdes. It includes various high speed prote	ocol.
Vai rogram			· · · · ·
Design Proce	ss Hierarchy	💡 Start Page 🛛 Design Summary 🖾 👶 IP Core Generator 🛛	
Console			ð×
%			
Console Mes	sage		

3. 打开 EDP PHY 配置界面

在 SerDes IP 界面中首先配置"General" 选项组:

- Device、 Device Version、 Part Number 选项: 芯片型号设置, 由 当前工程选择的芯片型号决定, 用户无法设置;
- Language 选项: 支持 Verilog 和 VHDL 两种选择,根据自身需 要选择对应的语言类型,默认选择 Verilog;
- File Name、Module Name、Create In 选项: Serdes 的文件名、 模块名和文件生成路径设置。

然后在 Serdes IP 配置界面的 "Protocol" 选项中选择 "EDP PHY" 选项, 然后单击 Create 按钮, 如图 4-4 所示。

14(20)

Dialog						
ieneral						
evice:	GW5AST-138				Device Version:	н. В
Part Number:	GW5AST-LV138FPG676	AES			Language:	Verilog
ile Name:	serdes				Module Name:	: SerDes_Top
Create In:	D:\proj\Gowin_EDP_Ref	Design\project\src\se	rdes			
Protocol 🛃	EDP PHY		•	Create		
~	Serial Interfaces		^			EDP PHY
	RoraLink 64B66E	1.0				
Ĭ.	wireless & CPRI	1.2				Information
	🚴 JESD204B	1.2				Turner FDD DUNY
	錄 Serial RapidIO	1.1				Vendor: GOWIN Semiconductor
Quad0	USB3.X		Q	uad1		
	SUSB 3.0 PHY	1.0				Summary
	S EDP PHY	1.2				
	💑 SDI	1.2				DisplayPort is a digital video interface standard
	SLVS-EC RX	1.0		QPLL0	QPLL1	developed by the PC and chip manufacturer alliance.
	eDP RX	1.0				EDP (Embedded DisplayPort) is an extension of the
	Customized PHV	1.3				(DisplayPort) applications so the eDP protocol is fully
			-			compatible with the DP protocol. EDP PHY is a bus that
CPLL	CPLL CPLL			CPLL CPLL	CPLL CPLL	provides a physical layer definition to implement high-
						speed connectivity. The EDP PHY is typically used for
						display interfacing.
Lane0	Lane1 Lar	le2 Lane3		Lane0 Lane1	Lane2 Lane3	Reference
						Reference documents(CN) - IP reference designs
						and user quide

图 4-3 打开 EDP PHY 配置界面

4. EDP PHY 配置界面

配置界面示意图,如图 4-44 所示。配置界面左侧是 EDP PHY IP 的接口示意图,右侧是 EDP PHY IP 参数配置选项

tion							?
Y							
	-	General					
	an Harakan An Angelan kanan An Angelan kanan	Device:	GW5AST-138		Device Version:	: В	
	lat, physical μα h (β) (mag) = 1000 lat. μα	Part Number:	GW5AST-LV138F	PG676AES	Language:	Verilog	
مينغرية: مدرية مرابع	n () () () () () () () () () () () ()	File Name:	edp_phy		Module Name:	EDP_PHY_Top	
-	андан анд (1) (1) (1) 10 дан дайса 10 дан дайса	Create In:	D:\proj\Gowin El	DP RefDesign\proj	ect\src\serdes\e	dp phy	
	in (ana, a)a						
	i fastere	Channel,Line	Rate,Refclk AFE	Channel Bond	ling		
	The property stars						
	Marandar 🚥	Quad Salad	ion: 01				
				V			
	i da jaka jan jaja 📫	Quad Select					
	i di patri più negli (della contenti di la contenti di contenti di la contenti di	Channel Sel	ection: 🔽 PHV Lar	e0 PHY La	ne1 🔽 PHY	lane2 🔽 PHV	Lane3
1		Channel Sel	ection: 🗹 PHY Lar	ne0 🗹 PHY La	ne1 🔽 PHY	Lane2 🔽 PHY	Lane3
	$(a_1, a_1, a_2, a_3) = (a_1 + a_2) + (a_2 + a_3) + (a_3 $	Channel Sel Loopback N	ection: PHY Lar	ne0 🗹 PHY La	ne1 🗹 PHY	Lane2 🗹 PHY	′ Lane3
	الار المحالية المحالية (الله الله الله الله الله الله الله الل	Channel Sel Loopback N	ection: PHY Lar Node: OFF	ne0 🗹 PHY La	ne1 🗹 PHY	Lane2 🗹 PHY	' Lane3
	الغرام المراسع (مار الله المراسع الله الله المراسع المراسع الله المراسع الله المراسع الله المراسع الله المراسع المراسع المر المراسع المراسع المراسع المراسع المراسع المراسع المراسع المر	Channel Sel Loopback N	ection: PHY Lar Aode: OFF	ne0 ⊡ PHY La	ne1 🗹 PHY	′Lane2	'Lane3
		Channel Sel Loopback N TX	ection: PHY Lar	PHY La	ne1 PHY	(D 818 10) 1.62	(Lane3
		Channel Sel Loopback N TX TX Line Re	ection: PHY Lar Aode: OFF	e0 ☑ PHY La	ne1	Lane2	' Lane3 Gbj
ناریند ۱۹ ۱۹ (۱۹۹۵) ۱۹ ۱۹ (۱۹۹۵) ۱۹ ۱۹ (۱۹۹۵) ۱۹ ۱۹ (۱۹۹۵)		Channel Sel Loopback N TX TX Line Ra TX User C	ection: PHY Lar Aode: OFF ate(0.81~8.10): 1.6 lock Ratio: 1.4	Def PHY La	ne1	Lane2	' Lane3 Gbj
الريكسيريسين الإركسين الإرمين الما المامين المامين المامين المامان المامان المامان المامين المام المامين المامين المامان المامان المامان الماما الماما المان المامان الما الما	2 22 22 22 22 22 22 22 22 22 22 22 22 2	Channel Sel Loopback N TX TX Line Ra TX User C	ection: ☑ PHY Lar Aode: OFF ate(0.81~8.10): 1.6 lock Ratio: 1:4	PHY La	ne1	Lane2	ΎLane3
10.0 10.0 10.0 10.0		Channel Sel Loopback M TX TX Line Ra TX User C	ection: PHY Lar Aode: OFF ate(0.81~8.10): 1.6 lock Ratio: 1:4	ie0 ✓ PHY La	ne1	" Lane2	' Lane3
در بین بین بین از این		Channel Sel Loopback N TX TX Line Ra TX User C Refelk Sela	ection: PHY Lar Aode: OFF ate(0.81~8.10): 1.6 lock Ratio: 1:4	62 Gbps	RX RX Line Rate(RX User Clock	(0.81~8.10): 1.62 tk Ratio: 1:40	' Lane3
البستانية المراجعة المراحة المراعمة المراعمة المراعمة المراعمة المراعمة المراعمة المراعمة المماعمة المماع الممة المماع المماع المماع الممة المماع المماع المماع المماع المماع المع الم		Channel Sel Loopback N TX TX Line Ra TX User C Refclk Sel	ection: PHY Lar Aode: OFF ate(0.81~8.10): 1.6 lock Ratio: 114 ection	PHY La	RX RX Line Rate(RX User Clock	(0.81~8.10): 1.62 k Ratio: 1:40	' Lane3
در بریکرین از باریک از باری از باری از باری از باریک از باری از باریک از باریک از باری از باری از باری ا		Channel Sel Loopback N TX TX Line Ra TX User C Refcik Sel	ection: ☑ PHY Lar Aode: OFF ate(0.81~8.10): 1.6 lock Ratio: 1:2 ection Clock Source:	Q1 REFCLK1	RX RX Line Rate(RX User Clock	Lane2	' Lane3
	A - B - B - B - B - B - B - B - B - B -	Channel Sel Loopback N TX TX Line Ra TX User C Refelk Sel Reference	ection: ☑ PHY Lar Aode: OFF ste(0.81~8.10): 1.6 lock Ratio: 1.4 ection Clock Source: Clock Seauence.	2 Gbps 40 ✓ 125 000	RX RX Ine Rate(RX User Cloc	Lane2	' Lane3 Gb
	Δ.Δ.Δ.Δ.Δ. Φ Δ.Δ.Δ.Δ. Φ Δ.Δ.Δ.Δ.Δ.Δ.Δ.Δ. Φ<	Channel Sel Loopback N TX TX Line Ra TX User C Refclk Sel Reference Reference	ection: PHY Lar Aode: OFF ate(0.81~8.10): 1.6 lock Ratio: 1:4 ection Clock Source: Clock Frequency:	2 Gbps 40 ~ 21 REFCLK1 135.000	RX RX RX Line Rate(RX User Clock	Lane2 ☑ PHY (0.81~8.10): 1.62 :k Ratio: 1:40	' Lane3
		Channel Sel Loopback N TX TX Line Re TX User C Refclk Sel Reference Reference	ection: ☑ PHY Lar Aode: OFF lock Ratio: 1:2 ection Clock Source: Clock Frequency:	0 PHY La 0 PHY La 0 Chps 0 Chp	RX RX RX Line Rate(RX User Clock	Lane2	' Lane3
مرابع المراجع الم المراجع المراجع الم	Mark B Mark B Mark B	Channel Sel Loopback N TX TX Line Ra TX User C Reference Reference PLL Select	ection: PHY Lar Aode: OFF ate(0.81~8.10): 1.6 lock Ratio: 1:4 ection Clock Source: Clock Frequency: ion:	2 Gbps 40 ✓ Q1 REFCLK1 135.000 QPLL1	RX RX Line Rate(RX User Cloc)	' Lane2	' Lane3
مریسی می می می در می	American American American American<	Channel Sel Loopback N TX TX Line Ra TX User C Refcik Sel Reference PLL Select	ection: ☑ PHY Lar Aode: OFF ate(0.81~8.10): 1.£ lock Ratio: 1:≠ ection Clock Source: Clock Frequency: ion:	2 Gbps 10 √ Q1 REFCLK1 135.000 QPLL1	RX RX RX Line Rate(RX User Clock	Lane2	/ Lane3
	A cold A A A cold A A </td <td>Channel Sel Loopback N TX TX Line Ra TX User C Refclk Sel Reference PLL Select</td> <td>ection: PHY Lar Aode: OFF ate(0.81~8.10): 1.6 lock Ratio: 1:2 ection Clock Source: Clock Frequency: ion:</td> <td>62 Gbps 62 Gbps 40 ✓ Q1 REFCLK1 135.000 QPLL1</td> <td>RX RX Ine Rate(RX User Clock</td> <td>Lane2</td> <td>(Lane3</td>	Channel Sel Loopback N TX TX Line Ra TX User C Refclk Sel Reference PLL Select	ection: PHY Lar Aode: OFF ate(0.81~8.10): 1.6 lock Ratio: 1:2 ection Clock Source: Clock Frequency: ion:	62 Gbps 62 Gbps 40 ✓ Q1 REFCLK1 135.000 QPLL1	RX RX Ine Rate(RX User Clock	Lane2	(Lane3
	MARE A	Channel Sel Loopback N TX TX Line Ra TX User C Refclk Sel Reference PLL Select	ection: PHY Lar Aode: OFF ate(0.81~8.10): 1.6 lock Ratio: 1:4 ection Clock Source: Clock Frequency: ion:	2 Gbps 40 √ Q1 REFCLK1 135.000 QPLL1	RX RX Line Rate(RX User Cloc	Lane2 ☑ PHY (0.81~8.10): 1.62 :k Ratio: 1:40	' Lane3 Gby

配置基本信息,如图 4-5 所示。

在配置界面的上部分是工程基本信息配置界面。Module Name 选项后面 是工程产生顶层模块的名字,默认为"EDP_PHY_Top",用户可自行修改。 "File Name"是 IP 文件产生的文件夹,存放 EDP PHY IP 所需文件,默认 为"edp_phy",用户可自行修改路径。

图 4-5 基本信息配置界面

General			
Device:	GW5AST-138	Device Version:	В
Part Number:	GW5AST-LV138FPG676AES	Language:	Verilog ~
File Name:	edp_phy	Module Name:	EDP_PHY_Top
Create In:	D:\proj\Gowin_EDP_RefDesign\proj	ect\src\serdes\ed	p_phy

分别配置 PHY Configuration, AFE, Channel Bonding 选项卡, 如图 4-6 所示。

线速率和参考时钟之间有限制关系,务必要确定该参考时钟能够生成上述线速率,也可通过"Calculate" 按钮进行检测。

图 4-6 PHY Configuration 选项卡

Channel,Line Rate,Refclk	AFE Channel Bonding
Quad Selection: Q1 Channel Selection: ☑ PHY	✓ ′ Lane0 ☑ PHY Lane1 ☑ PHY Lane2 ☑ PHY Lane3
TX TX Line Rate(0.81~8.10): TX User Clock Ratio:	RX 1.62 Gbps RX Line Rate(0.81~8.10): 1.62 Gbps RX User Clock Ratio: 1:40
Reference Clock Source: Reference Clock Frequen PLL Selection:	Q1 REFCLK1 ~ ncy: 135.000 QPLL1 ~
	Calculate

5. 生成 IP

完成 EDP PHY IP 界面配置后,单击界面右下角的"OK"按钮,可生成 EDP PHY IP 相关文件,并返回到 Serdes IP 配置界面,此时 Serdes IP 配置界面中显示当前已经生成的 EDP PHY IP 及对应的 Quad、PLL 和 Lane 使用情况,如所图 4-7 所示。

								?
neral								
vice:	GW5AST-138					Device Version:	on: B	
rt Number:	GW5AST-LV138F	FPG676AES				Language:	Verilog	
Name:	serdes					Module Name:	ne: SerDes_Top	
eate In:	D:\proj\Gowin_E	DP_RefDesign\pr	roject\src\serd	es				
rotocol 🚺	EDP PHY		•	Create	2			
			edp_phy:ED	P_PHY_Top			Information	
Quad0				Quad1			Type: EDP PHY Vendor: GOWIN Semiconductor	
							Summary	
CPLL	QPLL0	QPLL1	CPLL	CPLL	QPLLO	QPLL1	L L L L L L L L L L L L L L	nce. he fully is that high- l for
CPLL	QPLLO CPLL Lane1	QPLL1 CPLL Lane2	CPLL Lane3	CPLL	QPLL0	QPLL1 CPLL Lane2 Lane3	 Summary DisplayPort is a digital video interface standard developed by the PC and chip manufacturer allia EDP (Embedded DisplayPort) is an extension of t embedded architecture and protocol for DP (DisplayPort) applications, so the eDP protocol is compatible with the DP protocol. EDP PHY is a biprovides a physical layer definition to implement speed connectivity. The EDP PHY is typically used display interfacing. Reference 	nce. he fully is that high- l for

图 4-7 SerDes IP 配置界面显示 EDP PHY IP

然后,单击界面右下角的"OK"按钮,可生成 Serdes IP 相关文件,完成整个 EDP PHY IP 的生成过程。



本节主要介绍 EDP PHY IP 的参考设计实例的搭建及使用方法。详细信息请参见高云半导体官网给出的 EDP PHY 相关<u>参考设计</u>。

5.1 设计实例一

本参考设计以 DK_CoreBoard_GW5AT-LV138FPG676_V1.0 和

DK_DCard_DP-eDP-HDMI-MIPI-LVDS_V1.0 开发板为例,参考设计基本结构框图如图 5-1 所示。开发板相关信息参考官方网站。



在参考设计中,分为 DP 发送部分和 DP 接收部分。DP 发送部分通过 Testpattern 模块产生测试图视频信号,经过 EDP Encoder 模块编码,输入 到 EDP PHY IP 转成串行信号输出到 DP 显示器,DP 接收部分如未接收到 数据则一直显示测试图。DP 接收部分由 PC 输出的 DP 信号经过 EDP PHY IP 接收转成并行信号,通过 EDP Decoder 模块解码,经过 EDP RX Desteer 模块格式转换,再输出到数据选择模块后到显示器显示。



Gowin EDP PHY IP 交付文件主要包含三个部分,分别为:文档、设计 源代码和参考设计。

6.1 文档

文件夹主要包含用户指南 PDF 文档。

表 6-1 文档列表

名称	描述
IPUG1043, Gowin EDP PHY IP 用户指南	高云 EDP PHY IP 用户手册,即 本手册。

6.2 设计源代码(加密)

加密代码文件夹包含 Gowin EDP PHY IP 的 RTL 加密代码,供 GUI 使用,以配合高云云源软件产生用户所需的 IP 核。

表 6-2 EDP PHY IP 设计源代码列表

名称	描述
edp_phy.v	EDP PHY IP 文件,加密。
serdes.v	SerDes 所有相关 IP 顶层文件,给用户提供接口信息。

6.3 参考设计

Gowin EDP RefDesign 文件夹主要包含 Gowin EDP PHY IP 的网表文件, 用户参考设计,约束文件、顶层文件及工程文件夹等。

表 6-3 Gowin EDP RefDesign 文件夹内容列表

名称	描述
test_top.v	参考设计的顶层 module
serdes	EDP PHY IP 文件夹
testpatternX4.v	测试图产生模块
key_debounce.v	按键消抖模块
key_debounceN.v	按键消抖模块
fpga_project.cst	工程物理约束文件

名称	描述
fpga_project.sdc	工程时序约束文件
auxlink	辅助通道 AUX 通信文件夹
gowin_pll	PLL IP 文件夹
edp_decoder	EDP 接收模块文件夹
edp_encoder	EDP 发送模块文件夹
edp_rx_desteer	EDP 接收数据排序模块文件夹

