



Gowin SDI Decoder IP 用户指南

IPUG1204-1.0,2025-03-14

版权所有 © 2025 广东高云半导体科技股份有限公司

GOWIN高云、、Gowin、GowinSynthesis、云源以及高云均为广东高云半导体科技股份有限公司注册商标，本手册中提到的其他任何商标，其所有权利属其拥有者所有。未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其它方式授予任何知识产权许可。除高云半导体在其产品的销售条款和条件中声明的责任之外，高云半导体概不承担任何法律或非法律责任。高云半导体对高云半导体产品的销售和 / 或使用不作任何明示或暗示的担保，包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等，均不作担保。高云半导体对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任，高云半导体保留修改文档中任何内容的权利，恕不另行通知。高云半导体不承诺对这些文档进行适时的更新。

版本信息

| 日期 | 版本 | 说明 |
|------------|-----|-------|
| 2025/03/14 | 1.0 | 初始版本。 |

目录

| | |
|----------------------|-----------|
| 目录 | i |
| 图目录..... | ii |
| 表目录..... | iii |
| 1 关于本手册 | 1 |
| 1.1 手册内容..... | 1 |
| 1.2 相关文档..... | 1 |
| 1.3 术语、缩略语 | 1 |
| 1.4 技术支持与反馈..... | 2 |
| 2 概述..... | 3 |
| 2.1 概述..... | 3 |
| 2.2 主要特征..... | 3 |
| 2.3 资源利用..... | 3 |
| 3 功能描述..... | 5 |
| 3.1 系统框图..... | 5 |
| 3.2 功能模块..... | 5 |
| 3.3 支持格式..... | 5 |
| 3.4 端口列表..... | 6 |
| 3.5 时序说明..... | 8 |
| 4 界面配置..... | 9 |
| 5 参考设计..... | 12 |
| 6 文件交付..... | 13 |
| 6.1 文档..... | 13 |
| 6.2 设计源代码（加密） | 13 |
| 6.3 参考设计..... | 13 |

图目录

| | |
|--|----|
| 图 3-1 Gowin SDI Decoder IP 系统框图 | 5 |
| 图 3-2 Gowin SDI Decoder IP 结构框图 | 5 |
| 图 3-3 Gowin SDI Decoder IP 端口示意图 | 6 |
| 图 3-4 视频输出接口时序 | 8 |
| 图 4-1 打开 IP Core Generator | 9 |
| 图 4-2 选择 SDI Decoder IP 界面 | 10 |
| 图 4-3 打开 SDI Decoder IP 配置界面 | 11 |
| 图 5-1 参考设计基本结构框图 | 12 |

表目录

| | |
|--|----|
| 表 2-1 Gowin SDI Decoder IP | 3 |
| 表 2-2 Gowin SDI Decoder IP 占用资源 | 3 |
| 表 3-1 Gowin SDI Decoder IP 支持格式表 | 5 |
| 表 3-2 Gowin SDI Decoder IP 的端口列表 | 7 |
| 表 6-1 文档内容列表 | 13 |
| 表 6-2 Gowin SDI Decoder IP 文件列表 | 13 |
| 表 6-3 Gowin SDI Decoder IP RefDesign 文件夹内容列表 | 13 |

1 关于本手册

1.1 手册内容

Gowin SDI Decoder IP 用户指南主要内容包括产品概述、功能描述、配置调用、参考设计等，旨在帮助用户快速了解 Gowin SDI Decoder IP 的特性及使用方法。本手册中的软件界面截图参考的是 1.9.11 (64-bit) 版本，因软件版本升级，部分信息可能会略有差异，具体以用户软件版本的信息为准。

1.2 相关文档

通过登录高云半导体网站 www.gowinsemi.com.cn 可以下载、查看以下相关文档：

- [DS981, GW5AT 系列 FPGA 产品数据手册](#)
- [DS1239, GW5AST 系列 FPGA 产品数据手册](#)
- [DS1118, GW5ART 系列 FPGA 产品数据手册](#)
- [SUG100, Gowin 云源软件用户指南](#)

1.3 术语、缩略语

本手册中出现的相关术语、缩略语及相关释义如表 1-1 所示。

表 1-1 术语、缩略语

| 术语、缩略语 | 全称 | 含义 |
|--------|--|-----------|
| DE | Data Enable | 数据使能 |
| FPGA | Field Programmable Gate Array | 现场可编程门阵列 |
| HS | Horizontal Sync | 水平同步 |
| IP | Intellectual Property | 知识产权 |
| SDI | Serial Digital Interface | 串行数字接口 |
| SerDes | SERializer/DESerializer | 串行器/解串器 |
| SMPTE | Society of Motion Picture and Television Engineers | 电影电视工程师协会 |
| VESA | Video Electronics Standards Association | 视频电子标准协会 |
| VS | Vertical Sync | 垂直同步 |

1.4 技术支持与反馈

高云半导体提供全方位技术支持，在使用过程中如有任何疑问或建议，可直接与公司联系：

网址：www.gowinsemi.com.cn

E-mail：support@gowinsemi.com

Tel: +86 755 8262 0391

2 概述

2.1 概述

串行数字接口(SDI)是数字视频接口家族的一个成员,它可用于传输数字视频信号。Gowin SDI Decoder IP 能在电影电视工程师协会(SMPTE)定义下 HD or 3G 速率的标准下运行,能把 SDI 信号转成视频信号。

表 2-1 Gowin SDI Decoder IP

| Gowin SDI Decoder IP | |
|----------------------|--------------------------|
| 逻辑资源 | 请参见表 2-2。 |
| 交付文件 | |
| 设计文件 | Verilog (encrypted) |
| 参考设计 | Verilog |
| TestBench | Verilog |
| 测试设计流程 | |
| 综合软件 | GowinSynthesis |
| 应用软件 | Gowin Software (V1.9.11) |

注!

可登录[高云半导体网站](#)查看芯片支持信息。

2.2 主要特征

- 1 lane 运行
- Link rate 支持 1.485/2.97Gbps/lane
- 支持 HD-SDI, 3G-SDI

2.3 资源利用

通过 Verilog 语言实现 Gowin SDI Decoder IP。因使用器件的密度、速度和等级不同,其性能和资源利用情况可能不同。以高云 GW5AST 系列 FPGA 为例, Gowin SDI Decoder IP 资源利用情况如表 2-2 所示。

表 2-2 Gowin SDI Decoder IP 占用资源

| | |
|----------|-----------|
| 器件 | GW5AST-60 |
| Register | 450 |


| | |
|-----|-----------|
| 器件 | GW5AST-60 |
| LUT | 675 |

3 功能描述

3.1 系统框图


Gowin SDI Decoder IP 可以接收 SDI PHY IP 的数据，然后转化成视频数据。Gowin SDI Decoder IP 系统框图如图 3-1 所示。

图 3-1 Gowin SDI Decoder IP 系统框图



3.2 功能模块

图 3-2 Gowin SDI Decoder IP 结构框图



如上图所示，Gowin SDI Decoder IP 接收 SDI PHY IP 的数据，把它解码成视频数据。

3.3 支持格式

表 3-1 是 Gowin SDI Decoder IP 支持的格式。

表 3-1 Gowin SDI Decoder IP 支持格式表


| Standard | HD-SDI | | | | | 3G-SDI | |
|-----------------|--------|------|------|------|------|--------|------|
| Hor Addr Pixel | 1280 | 1280 | 1920 | 1920 | 1920 | 1920 | 1920 |
| Ver Addr Line | 720 | 720 | 1080 | 1080 | 1080 | 1080 | 1080 |
| Hor Total Pixel | 1650 | 1980 | 2200 | 2640 | 2750 | 2200 | 2640 |

| Standard | HD-SDI | | | | | 3G-SDI | |
|------------------------|-------------|-------------|-------------|-------------|-------------|-------------|-------------|
| Ver Total Line | 750 | 750 | 1125 | 1125 | 1125 | 1125 | 1125 |
| Scan Mode | Progressive |
| Frame Rate | 60 | 50 | 30 | 25 | 24 | 60 | 50 |
| Bit Per Word | 20 | 20 | 20 | 20 | 20 | 20 | 20 |
| Word Rate(Mhz) | 74.25 | 74.25 | 74.25 | 74.25 | 74.25 | 148.5 | 148.5 |
| Pixel Sample Rate(Mhz) | 74.25 | 74.25 | 74.25 | 74.25 | 74.25 | 148.5 | 148.5 |
| Structure | YC4:2:2 |
| Pixel Depth | 10 | 10 | 10 | 10 | 10 | 10 | 10 |

3.4 端口列表

Gowin SDI Decoder IP 的 IO 端口如图 3-3 所示。

图 3-3 Gowin SDI Decoder IP 端口示意图



根据配置参数不同，端口会略有不同。

Gowin SDI Decoder IP 的 IO 端口详细描述如表 3-2 所示。


表 3-2 Gowin SDI Decoder IP 的端口列表

| 信号名称 | 方向 | 位宽 | 描述 |
|---------------|----|----|---|
| l_rst_n | I | 1 | 复位信号，低电平有效。 |
| l_drp_clk | I | 1 | 动态配置时钟，需要接入一个小于等于 50MHz 的时钟，建议接 50M。 |
| l_fix_rate_en | I | 1 | 固定速率使能信号 |
| l_fix_rate | I | 3 | 固定速率选择信号： 0: 保留 1:HD-SDI 2:3G-SDI |
| l_fix_mfactor | I | 1 | M 因子选择： 0: M=1 1: 保留 帧率= 垂直频率/M |
| l_clk | I | 1 | 时钟输入 |
| l_data | I | 88 | 数据输入 |
| O_hres | O | 16 | 水平分辨率输出 |
| O_vres | O | 16 | 垂直分辨率输出 |
| O_interlace | O | 1 | 交错输出： 0: 保留 1: 逐行扫描 P |
| O_rate | O | 3 | 速率输出： 0: 保留 1:HD-SDI 2:3G-SDI |
| O_mod | O | 3 | 模式输出： 0: 148.5M 1: 74.25M 2: 保留 3: 保留 |
| O_hcnt | O | 16 | 水平计数输出 |
| O_vcnc | O | 16 | 垂直计数输出 |
| O_clk | O | 1 | 接收时钟输出 |
| O_f | O | 1 | 奇偶场输出 |
| O_v | O | 1 | vs 输出 |
| O_h | O | 1 | hs 输出 |
| O_de | O | 1 | de 输出 |
| O_data | O | 20 | data 输出 |

3.5 时序说明

Gowin SDI PHY IP 输出数据后，输入到 Gowin SDI Decoder IP 解码出来的接口时序图，如图 3-4 所示。详情见表 3-2 所示。

图 3-4 视频输出接口时序




4 界面配置

用户可在高云半导体云源软件中的 IP 内核生成器工具调用和配置高云 SDI Decoder IP。

1. 打开 IP Core Generator

用户建立工程后，单击左上角“Tools”选项卡，下拉单击“IP Core Generator”选项，即可打开 Gowin IP Core Generator，如图 4-1 所示。


图 4-1 打开 IP Core Generator



2. 选择 SDI Decoder IP 界面

双击“Multimedia”，打开 SDI Decoder 核的配置界面，如图 4-2 所示。

图 4-2 选择 SDI Decoder IP 界面




3. 打开 SDI Decoder IP 配置界面如图 4-3 所示。

在 SDI Decoder IP 界面中首先配置“General”选项组：

- **Device、Device Version、Part Number** 选项：芯片型号设置，由当前工程选择的芯片型号决定，用户无法设置；
- **Language** 选项：支持 Verilog 和 VHDL 两种选择，根据自身需要选择对应的语言类型，默认选择 Verilog；
- **File Name、Module Name、Create In** 选项：**Serdes** 的文件名、模块名和文件生成路径设置。

图 4-3 打开 SDI Decoder IP 配置界面




4. 直接点击“OK”，生成 IP。

5 参考设计

本节主要介绍 Gowin SDI Decoder IP 的[参考设计](#)实例的搭建及使用方法。详细信息请参见高云半导体官网给出的 SDI PHY IP 相关参考设计。

本参考设计以 DK_START_GW5AT-LV60PG484A_V1.1 开发板为例，DK_START_GW5AT-LV60PG484A_V1.1 开发板相关信息参考官方网站。参考设计基本结构框图如图 5-1 所示。

图 5-1 参考设计基本结构框图



6 文件交付

Gowin SDI Decoder IP 交付文件主要包含三个部分，分别为：文档、设计源代码和参考设计。

6.1 文档

表 6-1 文档内容列表

| 名称 | 描述 |
|-------------------------------------|-----------------------------|
| IPUG1024, Gowin SDI Decoder IP 用户指南 | 高云 SDI Decoder IP 用户手册，即本手册 |

6.2 设计源代码（加密）

加密代码文件夹包含 Gowin SDI Decoder IP 的 RTL 加密代码，供 GUI 使用，以配合高云云源软件产生用户所需的 IP 核。

表 6-2 Gowin SDI Decoder IP 文件列表

| 名称 | 描述 |
|---------------|----------------------|
| sdi_decoder.v | SDI Decoder IP 文件,加密 |

6.3 参考设计

Gowin SDI Decoder IP RefDesign 文件夹主要包含 Gowin SDI PHY IP, Gowin SDI Encoder IP, Gowin SDI Decoder IP 的网表文件,用户参考设计,约束文件、顶层文件及工程文件夹等。

表 6-3 Gowin SDI Decoder IP RefDesign 文件夹内容列表

| 名称 | 描述 |
|--------------------|----------------|
| video_top.v | 参考设计的顶层 module |
| testpattern.v | 测试图产生模块 |
| dk_video.cst | 工程物理约束文件 |
| dk_video.sdc | 工程时序约束文件 |
| key_debounceN.v | 按键去抖 |
| adv7513_iic_init.v | adv7513 配置文件 |
| yc_to_rgb | yc_to_rgb 文件夹 |

| 名称 | 描述 |
|-------------|--------------------|
| rgb_to_yc | rgb_to_yc 文件夹 |
| i2c_master | i2c_master 文件夹，加密 |
| sdi_decoder | sdi_decoder 文件夹，加密 |
| sdi_encoder | sdi_encoder 文件夹，加密 |
| serdes | serdes 文件夹，加密 |
| gowin_pll | gowin_pll 文件夹 |

