

Gowin DVI TX RX IP 用户指南

IPUG938-2.5, 2025-07-04

版权所有 © 2025 广东高云半导体科技股份有限公司

GO♥IN高云、GO♥IN、♥、GOWINSEMI、GOWIN、Gowin、高云、晨熙、小蜜蜂、LittleBee、 Arord-V、GowinPnR、GoBridge 均为广东高云半导体科技股份有限公司注册商标,本手册中提到 的其他任何商标,其所有权利属其拥有者所有。未经本公司书面许可,任何单位和个人都不 得擅自摘抄、复制、翻译本文档内容的部分或全部,并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可,并未以明示或暗示,或以禁止反言或其它方式授予任 何知识产权许可。除高云半导体在其产品的销售条款和条件中声明的责任之外,高云半导体 概不承担任何法律或非法律责任。高云半导体对高云半导体产品的销售和/或使用不作任何 明示或暗示的担保,包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知 识产权的侵权责任等,均不作担保。高云半导体对文档中包含的文字、图片及其它内容的准 确性和完整性不承担任何法律或非法律责任,高云半导体保留修改文档中任何内容的权利, 恕不另行通知。高云半导体不承诺对这些文档进行适时的更新。

版本信息

日期	版本	说明		
2020/04/15	1.0	初始版本。		
2020/10/30	2.0	● DVI TX IP 增加 TLVDS_OBUF 和 ELVDS_OBUF 选项;		
		● DVI RX IP 增加 Use External PLL 选项。		
2021/02/26	2.1	增加新支持器件。		
2021/09/18	2.2	DVI RX IP 增加 Phase Search Mode 选项和 Debug 选项。		
2023/10/31	2.3	增加 Phase Search Mode 说明。		
2025/01/17	2.4	● 增加 O_pll_lock 输出端口;		
		● Auto 模式代码更新。		
2025/07/04	2.5	● DVI TX IP 移除内部时钟模式;		
		● DVI RX IP 增加相位搜索模式说明。		

目录

表目录 iv 1 关于本手册 1 1.1 手冊內容 1 1.2 相关文档 1 1.3 术语、缩略语 2 1.4 技术支持与反馈 2 2 概述 3 2.1 概述 3 2.3 资源利用 4 3 功能描述 5 3.1 系统框图 5 3.1 系统框图 5 3.2 实现框图 6 3.2.2 DVI TX 6 3.3 端口列表 10 3.3.1 DVI TX 端口 10 3.3.1 DVI TX 端口 10 3.3.2 DVI RX 6 3.3 端口列表 10 3.4 参数配置 14 3.4.1 DVI TX 端口 10 3.3.2 DVI RX 端口 14 3.4.1 DVI TX 参数 14 3.4.1 DVI TX 修置 14 3.4.1 DVI TX 修置 14 3.4.1 DVI TX 修置 14 3.4.1 DVI TX P 配置 14 3.5 时序或明 15	图目录	iii
1 关于本手册 1 1.1 手册内容 1 1.2 相关文档 1 1.3 术语、缩略语 2 1.4 技术支持与反馈 2 2 概述 3 2.1 櫃述 3 2.3 資源利用 4 3 功能描述 5 3.1 系统框图 5 3.2 实现框图 6 3.2.1 DVI TX 6 3.2.2 EVI RX 8 3.3 端口列表 10 3.3 端口列表 10 3.3 端口列表 10 3.3 端口列表 10 3.4 DVI TX 端口 10 3.3 端口列表 11 3.4 DVI TX 端口 12 3.4 Styling 14 3.4.1 DVI TX 端型 14 3.4.2 DVI RX 给数 14 3.4.2 DVI RX 给数 14 3.4.2 DVI RX IP 配置 18 4.1 DVI TX IP 配置 18 4.1 DVI TX IP 配置 18 <th>表目录</th> <th>iv</th>	表目录	iv
1.1 手册内容. 1 1.2 相关文档 1 1.3 术语、缩略语 2 1.4 技术文持与反馈 2 2 概述 3 2.1 概述 3 2.3 资源利用 4 3 功能描述 5 3.1 系统框图 5 3.1 系统框图 6 3.2 实现框图 6 3.2 文现框图 6 3.2 文现框图 6 3.2 DVI RX 8 3.3 端口列表 10 3.3 2 DVI RX 端口 10 3.3 2 DVI RX 端口 10 3.4 DVI TX 端型口 10 3.4 DVI TX 端型口 10 3.4 DVI TX 端型口 14 3.4.1 DVI TX 端型 14 3.4.2 DVI RX 给数 14 3.4.2 DVI RX P 電型 14 3.4.2 DVI RX P 電型 14 3.4.2 DVI RX IP 配置 18 4.1 DVI TX IP 配置 18 4.2 DVI RX P	1 关于本手册	1
12相关文档 1 1.3 水语、缩略语 2 1.4 技术文持与反馈 2 2 概述 3 2 1.4 技术文持与反馈 3 2 1.4 技术文持与反馈 3 2 1.4 技术文持与反馈 2 2 概述 3 2 1.4 技术文持与反馈 3 2 1.5 支援派相图 3 3 2 1.5 支援派相图 5 3.1 系统框图 5 3.2 文現框图 6 3.2 2 DVI RX 8 3.3 端口列表 10 3.3 端口列表 10 3.3 端口列表 10 3.3.1 DVI TX 端口 10 3.3.2 DVI RX 8 3.4 5 DVI RX 14 3.4.1 DVI TX 参数 14 3.4.2 DVI RX 参数 14 3.4.2 DVI RX 修数数 14 3.4.2 DVI RX 修数数 14 3.4.2 DVI RX IP 配置 18 4.1 DVI TX IP 配置 18 4.2 DVI RX IP 配置	1.1 手册内容	1
1.3 术语、缩略语 2 1.4 技术支持与反馈 2 2 概述 3 2.1 概述 3 2.2 其要特征 3 2.3 资源利用 4 3 功能描述 5 3.1 系统框图 5 3.2 实现框图 6 3.2 文现框图 6 3.2 文现框图 6 3.2 文现框图 10 3.3 端口列表 10 3.3 端口列表 10 3.3.1 DVI TX 6 3.2 DVI RX 8 3.3 端口列表 10 3.3.4 DVI TX 端口 10 3.3.5 DVI RX 8 3.4 DVI RX 参数 14 3.4.1 DVI TX 参数 14 3.4.2 DVI RX 参数 14 3.4.1 DVI TX 修数 14 3.4.2 DVI RX 参数 14 3.4.1 DVI TX IP 配置 15 4 界面配置 18 4.1 DVI TX IP 配置 18 4.1 DVI TX IP 配置 12 5 参考设计 21 5 参考设计 24 5.1 设计实例 24 5.1 设计实例 25 6 文计实例<	1.2 相关文档	1
14 技术支持与反馈 2 2 概述 3 21 概述 3 2.1 概述 3 2.2 主要特征 3 2.3 资源利用 4 3 功能描述 5 3.1 系统框图 5 3.1 系统框图 6 3.2 实现框图 6 3.2 QUI RX 6 3.3 端口列表 10 3.3 出DVI TX 端口 10 3.3 出DVI TX 端口 10 3.3 出DVI TX 端口 10 3.3 2 DVI RX 8 3.3 3 LDVI TX 端口 10 3.5 DF R说明 12 3.4 参数配置 14 3.4.1 DVI TX 参数 14 3.4.2 DVI RX IP 配置 15 4 界面配置 18 4.1 DVI TX IP 配置 21 5 参考设计 24 5.1 设计实例 24 5.1 设计实例 24 5.2 设计实例 25 6 文件交付 26	1.3 术语、缩略语	2
2 概述	1.4 技术支持与反馈	2
2.1 概述	2 概述	3
2.2 主要特征 3 2.3 资源利用 4 3 功能描述 5 3.1 系统框图 5 3.1 系统框图 5 3.2 实现框图 6 3.2 1 DVI TX 6 3.2 2 DVI RX 8 3.3 端口列表 10 3.3 北口列表 10 3.4 参数配置 14 3.4 参数配置 14 3.4 交数配置 14 3.5 时序说明 15 4 界面配置 15 4 界面配置 18 4.1 DVI TX IP 配置 18 4.2 DVI RX IP 配置 18 4.2 DVI RX IP 配置 21 5 参考设计 24 5.1 设计实例 24 5.2 设计实例 25 6 文件交付 26	2.1 概述	
2.3 资源利用	2.2 主要特征	
3 功能描述	2.3 资源利用	4
3.1 系统框图. 5 3.2 实现框图. 6 3.2.1 DVI TX. 6 3.2.2 DVI RX. 8 3.3 端口列表. 10 3.3.1 DVI TX 端口. 10 3.3.2 DVI RX 端口. 12 3.4 参数配置. 14 3.4.1 DVI TX 参数. 14 3.4.2 DVI RX 参数. 14 3.5 时序说明. 15 4 界面配置. 18 4.1 DVI TX IP 配置. 18 4.2 DVI RX IP 配置. 21 5 参考设计 . 24 5.1 设计实例- 24 5.2 设计实例二. 25 6 文件交付. 26	3 功能描述	5
3.2 实现框图 6 3.2 1 DVI TX 6 3.2 2 DVI RX 8 3.3 端口列表 10 3.3 端口列表 10 3.3 出 DVI TX 端口 10 3.3 2 DVI RX 端口 12 3.4 参数配置 14 3.4 1 DVI TX 参数 14 3.4 2 DVI RX 参数 14 3.5 时序说明 15 4 界面配置 18 4.1 DVI TX IP 配置 18 4.2 DVI RX IP 配置 21 5 参考设计 24 5.1 设计实例 24 5.2 设计实例 25 6 文件交付 26	31 系统框网	5
3.2.1 DVI TX 6 3.2.2 DVI RX 8 3.3 端口列表 10 3.3.1 DVI TX 端口 10 3.3.2 DVI RX 端口 10 3.4 参数配置 12 3.4 5数配置 14 3.4.1 DVI TX 参数 14 3.4.2 DVI RX 参数 14 3.5 时序说明 15 4 界面配置 18 4.1 DVI TX IP 配置 18 4.2 DVI RX IP 配置 18 4.2 DVI RX IP 配置 21 5 参考设计 24 5.1 设计实例 25 6 文件交付 26	3.7 尔元作国	6
3.2.2 DVI RX. 8 3.3 端口列表. 10 3.3 端口列表. 10 3.3.1 DVI TX 端口 10 3.2.2 DVI RX 端口 10 3.3.2 DVI RX 端口 10 3.4 参数配置 12 3.4 参数配置 14 3.4.1 DVI TX 参数 14 3.5 时序说明 15 4 界面配置 18 4.1 DVI TX IP 配置 18 4.2 DVI RX IP 配置 18 4.2 DVI RX IP 配置 21 5 参考设计 24 5.1 设计实例 24 5.2 设计实例 25 6 文件交付 26	3.2.1 DVI TX	6
3.3 端口列表	3.2.2 DVI RX	
3.3.1 DVI TX 端口	3.3 端口列表	
3.3.2 DVI RX 端口 12 3.4 参数配置 14 3.4.1 DVI TX 参数 14 3.4.2 DVI RX 参数 14 3.5 时序说明 15 4 界面配置 15 4 界面配置 18 4.1 DVI TX IP 配置 18 4.2 DVI RX IP 配置 18 4.2 DVI RX IP 配置 21 5 参考设计 24 5.1 设计实例 24 5.2 设计实例 25 6 文件交付 26	3.3.1 DVI TX 端口	10
3.4 参数配置 14 3.4.1 DVI TX 参数 14 3.4.2 DVI RX 参数 14 3.5 时序说明 15 4 界面配置 15 4 界面配置 18 4.1 DVI TX IP 配置 18 4.2 DVI RX IP 配置 21 5 参考设计 24 5.1 设计实例 24 5.2 设计实例 25 6 文件交付 26	3.3.2 DVI RX 端口	12
3.4.1 DVI TX 参数	3.4 参数配置	14
3.4.2 DVI RX 参数	3.4.1 DVI TX 参数	
3.5时序说明	3.4.2 DVI RX 参数	14
4 界面配置	3.5 时序说明	15
4.1 DVI TX IP 配置	4 界面配置	
4.2 DVI RX IP 配置	4.1 DVI TX IP 配置	
5 参考设计	4.2 DVI RX IP 配置	21
5.1 设计实例一	5参考设计	24
5.2 设计实例二	5.1 设计实例一	24
6 文件交付	5.2 设计实例二	25
	6 文件交付	

i

	6.1 文档	26
	6.2 设计源代码(加密)	26
	6.3 参考设计	26
7 降	为录	28
	7.1 DVI 和 HDMI 兼容性	28
	7.2 DVI 针脚分配	28
	7.3 HDMI 针脚分配	30



图 3-1 系统框图	5
图 3-2 实现框图	6
图 3-3 TMDS 编码算法流程图	7
图 3-4 TMDS 解码算法流程图	9
图 3-5 DVI TX IO 端口示意图	10
图 3-6 DVI RX IO 端口示意图	12
图 3-7 DVI 视频接口时序示意图	15
图 3-8 TMDS 接口时序图	15
图 3-9 DVI RX 串行数据采样示意图	16
图 3-10 DVI RX 内部时钟树示意图	17
图 4-1 打开 IP Core Generator	18
图 4-2 打开 DVI TX IP 核	19
图 4-3 DVI TX IP 核接口示意图	19
图 4-4 基本信息配置界面	20
图 4-5 Options 选项卡	20
图 4-6 打开 IP Core Generator	21
图 4-7 打开 DVI RX IP 核	22
图 4-8 DVI RX IP 核接口示意图	22
图 4-9 基本信息配置界面	23
图 4-10 Options 选项卡	23
图 5-1 参考设计实例一基本结构框图	24
图 5-2 参考设计实例二基本结构框图	25
图 7-1 DVI-D 连接器示意图	
图 7-2 A 类 HDMI 连接器示意图	30

表目录

表 1-1 术语、缩略语	2
表 2-1 Gowin DVI TX RX IP	3
表 2-2 DVI TX 占用资源	4
表 2-3 DVI RX 占用资源	4
表 3-1 编码算法定义	8
表 3-2 Gowin DVI TX IP 的端口列表	10
表 3-3 Gowin DVI RX IP 的端口列表	12
表 3-4 DVI TX 参数	14
表 3-5 DVI RX 参数	14
表 6-1 文档列表	26
表 6-2 DVI TX 设计源代码列表	26
表 6-3 DVI RX 设计源代码列表	26
表 6-4 Gowin DVI RX RefDesign 文件夹内容列表	27
表 6-5 Gowin DVI TX RefDesign 文件夹内容列表	27
表 7-1 DVI-D 连接器针脚分配	
表 7-2 A 类 HDMI 连接器针脚分配	

1 关于本手册

1.1 手册内容

Gowin DVI TX RX IP 用户指南主要内容包括产品概述、功能描述、配置调用、参考设计等,旨在帮助用户快速了解 Gowin DVI TX RX IP 的特性及使用方法。本手册中的软件界面 截图参考的是 V 1.9.11.02(64-bit)版本,因软件版本升级,部分信息可能会略有差异,具体以 用户软件版本的信息为准。

1.2 相关文档

通过登录高云半导体网站 www.gowinsemi.com.cn 可以下载、查看以下相关文档:

- DS100, GW1N 系列 FPGA 产品数据手册
- DS117, GW1NR 系列 FPGA 产品数据手册
- DS821, GW1NS 系列 FPGA 产品数据手册
- DS861, GW1NSR 系列 FPGA 产品数据手册
- DS881, GW1NSER 系列安全 FPGA 产品数据手册
- DS891, GW1NRF 系列蓝牙 FPGA 产品数据手册
- DS102, GW2A 系列 FPGA 产品数据手册
- DS226, GW2AR 系列 FPGA 产品数据手册
- DS961, GW2ANR 系列 FPGA 产品数据手册
- DS976, GW2AN-55 器件数据手册
- DS971, GW2AN-18X_&_9X 器件数据手册
- DS981, GW5AT 系列 FPGA 产品数据手册
- DS1103, GW5A 系列 FPGA 产品数据手册
- DS1105, GW5AS 系列 FPGA 产品数据手册
- DS1108, GW5AR 系列 FPGA 产品数据手册
- DS1118, GW5ART 系列 FPGA 产品数据手册

IPUG938-2.5

- DS1239, GW5AST 系列 FPGA 产品数据手册
- SUG100, Gowin 云源软件用户指南

1.3 术语、缩略语

本手册中出现的相关术语、缩略语及相关释义如表 1-1 所示。

术语、缩略语	全称	含义
DDWG	Digital Display Working Group	数字显示工作组
DE	Data Enable	数据使能
DVI	Digital Visual Interface	数字视频接口
FPGA	Field Programmable Gate Array	现场可编程门阵列
HS	Horizontal Sync	水平同步
IP	Intellectual Property	知识产权
RGB	R(Red) G(Green) B(Blue)	红绿蓝颜色空间
SRAM	Static Random Access Memory	静态随机存储器
TMDS	Transition Minimized Differential Signaling	最小化传输差分信号
VESA	Video Electronics Standards Association	视频电子标准协会
VS	Vertical Sync	垂直同步

表 1-1 术语、缩略语

1.4 技术支持与反馈

高云半导体提供全方位技术支持,在使用过程中如有任何疑问或建议,可直接与公司联系:

网址: www.gowinsemi.com.cn E-mail: support@gowinsemi.com Tel: +86 755 8262 0391



2.1 概述

DVI (Digital Visual Interface),即数字视频接口,是基于 TMDS(Transition Minimized Differential Signaling,最小化传输差分信号)技术来传输数字信号。DVI TX IP 用于接收并行视频信号,然后根据 DVI 协议编码成 TMDS 信号输出。DVI RX IP 用于接收 TMDS 信号,然后根据 DVI 协议解码成并行视频信号。

Gowin DVI TX RX IP					
逻辑资源 请参见表 2-2 和表 2-3。					
交付文件					
设计文件	Verilog (encrypted)				
参考设计	Verilog				
TestBench	Verilog				
测试设计流程					
综合软件	GowinSynthesis				
应用软件	Gowin Software (V1.9.5.02beta 及以上)				

表 2-1 Gowin DVI TX RX IP

注!

可登录高云半导体网站查看芯片支持信息。

2.2 主要特征

- 支持 DVI 1.0 标准
- 支持 DVI-D 接口
- 支持 Single-link TMDS 传输
- 采用低电压差分信号
- 单个差分通道数据速率可支持范围为 80Mb/s~800Mb/s

2.3 资源利用

通过 Verilog 语言实现 DVI TX 和 RX。因使用器件的密度、速度和等级不同,其性能和 资源利用情况可能不同。以高云 GW1N-4 系列 FPGA 为例, DVI TX 和 RX 资源利用情况如 表 2-2 和表 2-3 所示。

表 2-2 DVI TX 占用资源

器件系列	速度等级	器件名称	资源利用	备注
GW1N-4	-6	LUT	335	配置内部 PLL
		REG	91	
		PLL	1	
		OSER10	4	

表 2-3 DVI RX 占用资源

器件系列	速度等级	器件名称	资源利用	备注
GW1N-4	-6	LUT	902	配置内部 PLL
		REG	427	
		PLL	1	
		CLKDIV	1	
		IODELAY	3	
		IDES10	3	



3.1 系统框图

Gowin DVI IP 分为 DVI TX IP 和 DVI RX IP,其系统框图如图 3-1 所示。



3.2 实现框图



图 3-2 实现框图

DVI TX IP 主要包括编码模块,串行化模块。DVI RX IP 主要包括解码模块,解串行化模 块和数据对齐模块。

3.2.1 DVI TX

根据 DVI 协议标准,在单 link 的 TMDS 发送端包含 3 个独立的编码模块。各个模块与视 频信号各个分量的对应关系如图 3-2。通道 0 对应蓝色分量, 且包含行同步信号 HSYNC, 场 同步信号 VSYNC,通道 1 对应绿色分量,通道 2 对应红色分量。控制信号 CTL0, CTL1, CTL2 和 CTL3 必须设为 0。

编码模块所使用的算法如图 3-3 所示,图中各信号定义如表 3-1 所示。



表 3-1 编码算法定义

信号	描述
D,C0,C1,DE	编码模块输入数据。D 是 8 bits 像素数据, C0 和 C1 是对应通道的控制数据, DE 是数据使能信号。
cnt	该寄存器用于跟踪数据流的差异。正值表示已传输的"1"的多余数量。负值表示已传输的"0"的多余数量。表达式 cnt{t-1}表示前一组输入数据的前一个差异值。表达式 cnt{t}表示当前输入数据的新差异值。
q_out	q_out 是 10 bits 的编码输出值。
N ₁ {x}	该运算符返回数组 x 中"1"的个数。
N ₀ {x}	该运算符返回数组 x 中"0"的个数。

经过编码后, 8 bits 的视频数据转换成 10 bits 数据, 然后利用串行器 OSER10 将并行数据转成串行数据传输, 最低位 bit 0 优先传输。

3.2.2 DVI RX

DVI RX 首先从时钟通道中恢复出像素时钟,并产生 5 倍串行时钟。然后利用解串器 IDES10 将串行数据转成 10 bits 并行数据。

根据在视频信号消隐期间 HS 和 VS 的编码值,进行数据同步对齐,要求每个消隐期的 长度都至少大于 128 的字符周期。

在数据对齐之后,进行解码,解码的算法如图 3-4 所示。各通道解码后与 R,G,B 分量的对应关系如图 3-2 所示。



图 3-4 TMDS 解码算法流程图

3.3 端口列表

3.3.1 DVI TX 端口

Gowin DVI TX IP 的 IO 端口如图 3-5 所示。





根据配置参数不同,端口会略有不同。 Gowin DVI TX IP 的 IO 端口详细描述如表 3-2 所示。

表 3-2 Gowin DVI TX IP 的端口列表

序号	信号名称	方向	描述	备注
1	l_rst_n	I	复位信号,低有效。	所有信号输入输
2	l_serial_clk	I	I_serial_clk = I_rgb_clk * 5	出万回均以 DVI TX IP 为参考。
3	l_rgb_clk	I	视频输入像素时钟	
4	l_rgb_vs	I	视频输入场同步 vs 信号	
5	l_rgb_hs	I	视频输入行同步 hs 信号	
6	l_rgb_de	1	视频输入数据使能 de 信号	

序号	信号名称	方向	描述	备注
7	l_rgb_r	I	视频输入数据R分量	所有信号输入输
8	l_rgb_g	Ι	视频输入数据 G 分量	出万问均以 DVI TX IP 为参考。
9	l_rgb_b	Ι	视频输入数据B分量	
10	O_tmds_clk_p	0	输出 TMDS 差分信号时钟正端	
11	O_tmds_clk_n	0	输出 TMDS 差分信号时钟负端	
12	O_tmds_data_p	0	 输出 TMDS 差分信号数据正端 ● 通道 0 对应蓝色分量; ● 通道 1 对应绿色分量; 	
			● 通道2对应红色分量。	
13	O_tmds_data_n	0	 输出 TMDS 差分信号数据负端 ● 通道 0 对应蓝色分量; ● 通道 1 对应绿色分量; 	
			● 通道2对应红色分量。	

3.3.2 DVI RX 端口

Gowin DVI RX IP 的 IO 端口如图 3-6 所示。



根据配置参数不同,端口会略有不同。 Gowin DVI RX IP 的 IO 端口详细描述如表 3-3 所示。

表 3-3 Gowin DVI RX IP 的端口列表

序号	信号名称	方向	描述	备注
1	I_rst_n	I	复位信号,低有效。	所有信号输入输
2	I_tmds_clk_p	I	输入 TMDS 差分信号时钟正端	出万问均以 DVI RX IP 为参考。
3	I_tmds_clk_n	1	输入 TMDS 差分信号时钟负端	

序号	信号名称	方向	描述	备注
4	I_tmds_data_p	I	 输入 TMDS 差分信号数据正端。 通道 0 对应蓝色分量 通道 1 对应绿色分量 通道 2 对应红色分量 	所有信号输入输 出方向均以 DVI RX IP 为参考。
5	I_tmds_data_n	I	 输入 TMDS 差分信号数据负端。 通道 0 对应蓝色分量 通道 1 对应绿色分量 通道 2 对应红色分量 	
6	O_tmds_clk	0	使用外部时钟时此信号有效;TMDS 时钟差分转单端信号。	
7	I_serial_clk	I	使用外部时钟时此信号有效: I_serial_clk = O_tmds_clk * 5; 此时钟相位需根据实际调整,默认 90 度。 	
8	O_pll_lock		不使用外部时钟时此信号有效;内部 PLL 锁定信号。	
9	O_pll_phase	0	 不使用外部时钟时此信号有效; 内部 PLL 输出时钟相位。 数值与相位对应关系: 0:0.0, 1:22.5, 2:45, 3:67.5, 4:90, 5:112.5, 6:135, 7:157.5, 8:180, 9:202.5, 10:225, 11:247.5, 12:270, 13:292.5, 14:315, 15:337.5 	
10	O_pll_phase_lock	0	不使用外部时钟时此信号有效;内部 PLL 输出时钟相位锁定。	
11	O_datar_bf	0	使用 Debug 选项时有效,字对齐前数据,红色 分量。	
12	O_datag_bf	0	使用 Debug 选项时有效,字对齐前数据,绿色 分量。	
13	O_datab_bf	0	使用 Debug 选项时有效,字对齐前数据,蓝色 分量。	
14	O_rgb_clk	0	视频输出像素时钟	
15	O_rgb_vs	0	视频输出场同步 vs 信号	
16	O_rgb_hs	0	视频输出行同步 hs 信号	
17	O_rgb_de	0	视频输出数据使能 de 信号	
18	O_rgb_r	0	视频输出数据R分量	
19	O_rgb_g	0	视频输出数据 G 分量	
20	O_rgb_b	0	视频输出数据 B 分量	

3.4 参数配置

3.4.1 DVI TX 参数

表 3-4 DVI TX 参数

序号	参数名称	允许范围	默认值	描述
1	TX Clock In Frequency	10.0~80.0	40.000MHz	输入像素时钟频率值
2	IO Setting	TLVDS/ELVDS	TLVDS	IO Buffer 类型

3.4.2 DVI RX 参数

序号 允许范围 参数名称 默认值 描述 如果定义该参数,则使用外部串行时 1 Using External Yes/No No Clock 钟 I serial clk; 否则, 在 IP 内部通 过PLL产生。 2 10.0~80.0 输入像素时钟频率值 RX Clock In 40.000MHz Frequency 3 Phase Search Auto/Manual Auto PLL 输出串行时钟相位搜索模式 Mode ● Auto: 自动模式 • Manual: 手动模式, 需输入 RX Clock Out Phase 相位值 4 RX Clock Out 90 Phase Search Mode 为手动模式时, 0.0/22.5/45/67.5/90/ Phase 输出串行时钟相位值。 112.5/135/157.5/180/ 202.5/225/247.5/270/ 292.5/315/337.5 5 IO Delay Yes/No No IO Delay 使能控制 Enable 6 Channel0 IO 0~127 0ps IO 延时控制 **Delay Value** 7 Channel1 IO 0~127 IO 延时控制 0ps **Delay Value** 8 Channel2 IO 0~127 0ps IO 延时控制 **Delay Value** 9 Simulation Yes/No Debug 选项, 仿真加速, 如需要仿真 No Acceleration 可打开此选项,如不需要仿真,请关 闭此选项。

No

表 3-5 DVI RX 参数

10

Data Before

Align Enable

Yes/No

Debug 选项,字对齐前数据使能。

3.5 时序说明

本节介绍 Gowin DVI TX RX IP 的时序情况。 DVI 视频接口时序图如图 3-7 所示。

图 3-7 DVI 视频接口时序示意图



TMDS 接口时序图如图 3-8 所示。



图 3-8 TMDS 接口时序图

在 DVI RX IP 中需要利用 TMDS_CLK 即像素时钟产生 5 倍串行时钟,用于对串行数据 进行采样,只有设置合适的相位才能正确采样数据,如图 3-9 所示。

Phase Search Mode 选项分为 Auto 和 Manual 两种。

- Auto: 无需用户设置,代码自动搜索适合的相位。
- Manual:用户自己设 PLL 相位,在 GUI 界面中可以设置。

Manual 模式 PLL Lock 的速度最快,上电即 lock,前提是客户已知哪个相位数据采样最 佳。 Auto 模式 PLL lock 较慢,可能要搜索几秒,如果线缆不好,信号质量差,甚至会搜索 不到合适相位。

模式使用方式建议

 首先使用 Manual 模式遍历 PLL 的所有相位,一般是 16 个相位或者 8 个相位,不同器件 可选相位数不同。将可以采到数据,能解析出 VS,HS,DE 信号,并且图像可以用来显示的 相位进行记录,包括可能有噪点的相位。一般会有两个连续相位区间,举例比如 0 度到 90 度相位和 180 度到 270 度相位,每个相位区间有 5 个相位可用。一般每个相位区间长 度都是小于 7。

注!

- 遍历相位时可能会存在一些特殊情况,如多个相位区间,也是正常的,选取最大的相位 区间即可。
- 可能长度超过8的长相位区间,这在视频信号质量很好时也有可能出现,但往往是两个相位区间连在一起的情况,实际使用建议按两个相位区间来看待。
- 如果后续使用 Manual 模式,则可以固定选取上述相位区间的中间相位,例如选取 0 度到 90 度相位的中间相位 45 度相位,或者选取 180 度到 270 度相位的中间相位 225 度相 位。
- 如果后续使用 Auto 模式,建议要求连续相位区间在 4 个以上。因为连续相位区间两端的 相位往往是刚满足可以采样数据,一般都会存在噪点现象。所有连续相位区间较小说明视 频信号质量不好,或者频率过高,器件可能无法支持。此时建议使用 Manual 模式,或者 降低视频信号时钟频率。

图 3-9 DVI RX 串行数据采样示意图



在 DVI RX IP 中,如果使用内部 PLL 产生串行时钟,其时钟树如图 3-10 所示。其中输入差分时钟 I_tmds_clk 频率即为像素时钟频率,经过差分转单端后由 PLL 进行 5 倍频得到 hclkx5,最后由 CLKDIV 进行 5 分频产生输出像素时钟 O_rgb_clk。



图 3-10 DVI RX 内部时钟树示意图

建议在时序约束文件.sdc 种对相关时钟进行时序约束。例如像素时钟频率是 79.5 MHz, 对相关时钟做如下约束(时钟信号名称和模块名称取决于实际工程种名称)。

create_clock -name l_tmds_clk_p -period 12.579 -waveform {0 6.29} [get_ports {I_tmds_clk_p}] -add

create_clock -name O_rgb_clk -period 12.579 -waveform {0 6.29} [get_nets {O_rgb_clk}] –add

create_clock -name hclkx5 -period 2.516 -waveform {0 1.258} [get_nets {DVI_RX_Top_inst/dvi2rgb_inst/hclkx5}] -add

set_clock_groups -exclusive -group [get_clocks {O_rgb_clk}] -group [get_clocks
{hclkx5}] -group [get_clocks {I_tmds_clk_p}]



用户可用高云半导体云源软件中的 IP 内核生成器工具调用和配置高云 DVI TX 和 RX IP。

4.1 DVI TX IP 配置

1. 打开 IP Core Generator

用户建立工程后,单击左上角"Tools"选项卡,下拉单击"IP Core Generator"选项,即可打开 Gowin IP Core Generator,如图 4-1 所示。

File Edit Project Tools Window Help Image: Start Page Start Page Image: Start Page Image: Start Page Process Gowin Analyzer Oscilloscope Schematic Viewer Image: Schematic Viewer Image: Design Summ Schematic Viewer Project File: Image: Synthesis Tool: Image: Synthesize Image: Synthesis Report Series: Image: Speed Grade: Image: Speed Grade: Image: Speed Grade: Speed Grade: Core Voltage:	General Ceneral D:\proj\Gowin_DVI_TX_RefDesign\project\dk_video.gprj GowinSynthesis Target Device GW2A-LV18PG484C8/17 GW2A GW2A-18C DBCA494
Image Image <td< th=""><td>General D:\proj\Gowin_DVI_TX_RefDesign\project\dk_video.gprj GowinSynthesis Target Device GW2A-LV18PG484C8/I7 GW2A GW2A-LSC GW2A-L8C DSCA424</td></td<>	General D:\proj\Gowin_DVI_TX_RefDesign\project\dk_video.gprj GowinSynthesis Target Device GW2A-LV18PG484C8/I7 GW2A GW2A-LSC GW2A-L8C DSCA424
Process Sowin Analyzer Oscilloscope Design Summ Schematic Viewer User Constrai Programmer FloorPlanne FloorPlanner Timing Co Timing Constraints Editor Synthesize Options Place & Route Package: Place & Route Speed Grade: Timing Analysis Report Core Voltage:	General D:\proj\Gowin_DVI_TX_RefDesign\project\dk_video.gprj GowinSynthesis Target Device GW2A-LV18PG484C8/17 GW2A GW2A-18C DPC494
Image: Section Strain Schematic Viewer Image: Section Strain IP Core Generator Project File: Image: Section Strain IP Core Generator Synthesis Tool: Image: Section Strain IP Core Generator Synthesis Tool: Image: Section Strain Image: Section Strain Section Strain Image: Section Strain	General D:\proj\Gowin_DVI_TX_RefDesign\project\dk_video.gprj GowinSynthesis Target Device GW2A-LV18PG484C8/I7 GW2A GW2A-18C DSCA404
IP Core Generator Project File: Image: Synthesize Programmer Image: Synthesize Poptions Image: Synthesis Report Series: Image: Speed Grade: Package: Image: Speed Grade: Speed Grade: Image: Speed Grade: Core Voltage:	D:\proj\Gowin_DVI_TX_RefDesign\project\dk_video.gprj GowinSynthesis Target Device GW2A-LV18PG484C8/17 GW2A GW2A-18C DRC4494
Image: Synthesize Programmer Synthesis Tool: Image: Synthesize Port Number: Series: Image: Synthesis Report Series: Device: Image: Synthesis Report Package: Speed Grade: Image: Synthesis Report Speed Grade: Core Voltage:	GowinSynthesis Target Device GW2A-LV18PG484C8/I7 GW2A GW2A-18C DRCA94
Image: Another in the second secon	Target Device GW2A-LV18PG484C8/I7 GW2A GW2A-BC
A ming Constraints Editor Options Part Number: Synthesis Report Netlist File Place & Route Place & Route Place & Route Place & Route Package: Speed Grade: Core Voltage:	Target Device GW2A-LV18PG484C8/I7 GW2A GW2A GW2A-LSC DPSCA884
Synthesize Options Part Number: Synthesis Report Series: Netlist File Device: Place & Route Package: Place & Route Report Speed Grade: Timing Analysis Report Core Voltage:	GW2A-LV18PG484C8/I7 GW2A GW2A GW2A-18C PRC484
Synthesis Report Series: Netlist File Device: Place & Route Package: Place & Route Report Speed Grade: Timing Analysis Report Core Voltage:	GW2A GW2A-18C
Netlist File Device: Place & Route Package: Place & Route Report Speed Grade: Timing Analysis Report Core Voltage:	GW2A-18C
Place & Route Package: Place & Route Report Speed Grade: Timing Analysis Report Core Voltage:	DBC0404
Place & Route Report Speed Grade: Timing Analysis Report Core Voltage:	PBGA464
Timing Analysis Report	C8/I7
	LV
Ports & Pins Report	
Power Analysis Report -	
Design Process Hierarchy 💡 Start Page 🗵	Design Summary 🛛
Console	₽×
%	
Console Message	

图 4-1 打开 IP Core Generator

2. 打开 DVI TX IP 核

单击"Multimedia"选项,双击"DVI TX",打开 DVI TX IP 核的配置界面,如图 4-2 所示。

🐝 GOWIN FPGA Designer - [IP Core Generator] 🗞 File Edit Project Tools Window Help _ 8 × 🗋 🖮 🗑 🔚 🖛 🔺 🏃 🖻 🛍 👪 🗟 🗱 🍓 🔡 🏈 ■ × Target Device: GW2A-LV18PG484C8/I7
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □
 □ Design 🔺 🧰 dk_video - [D:\proj\Gowin_DVI_... Filter GW2A-LV18PG484C8/I7 Name **DVI TX** 🔺 🚞 Verilog Files 🐁 ASRC 📄 src\dvi_tx\dvi_tx.v Color Correction Matrix Color Filter Array Interpolation Information src\gowin_rpll\TMDS_rPLL.v \delta Color Space Convertor src\testpattern.v 🚴 dvi rx 🚴 dvi tx Type: DVI TX 📗 src\video_top.v Vendor: GOWIN Semiconductor 🐁 EDID PROM a 📄 Physical Constraints Files 👶 Gamma Correction src\dk_video.cst Summary 🐁 PDM2PCM 🔺 🛅 Timing Constraints Files 🔏 SPDIF RX src\dk_video.sdc \delta SPDIF TX The DVI TX IP is used to transmit the video timing E. Design Process Hierarchy Start Page Design Summary 🗵 🔒 IP Core Generator 🗵 Console đΧ 96 Console Message

3. DVI TX IP 核端口界面

配置界面左侧为 DVI TX IP 核的接口示意图,如图 4-3 所示。

图 4-3 DVI TX IP 核接口示意图

		General				
		Device:	GW2A-18	Device Version:	С	
		Part Number:	GW2A-LV18PG484C8/I7	Language:	Verilog	
		File Name:	dvi_tx	Module Name:	DVI_TX_Top	
→ Litst_n		Create In:	D:\proj\Gowin_DVI_TX_R	efDesign\project\	\src\dvi_tx	
→ I_rgb_ck	O_tmds_ck_p	Options				
➡ I_rgb_vs		Clock Setti	ng			
➡ I_rgb_hs	O_tmds_ck_n	Using E	xternal Clock			
➡ I_rgb_de	O_tmds_data_p[20]	TX Clock I	h Frequency: 40.000 🖨			
➡ I_rgb_t(70)		IO Setting				
→ I_rgb_g(7:0)	O_tmds_data_n(2:0)	TLVDS	⊖ ELVDS			
▶ 1_rgb_b(7:0)		Generation	Config			
		🗹 Disable	I/O Insertion			

4. 配置基本信息

在配置界面的上部分是工程基本信息配置界面,以GW2A-18C为例,封装选择 PBGA484。Module Name选项后面是工程产生后顶层文件的名字,默认为 "DVI_TX_Top",用户可自行修改。"File Name"是 IP 核文件产生的文件夹,存放 DVI TX IP 核所需文件,默认为"dvi_tx",用户可自行修改路径。Create In 选项是 IP 核文件夹产 生路径,默认为"\工程路径\src\dvi_tx",用户可自行修改路径。

图 4-4 基本信息配置界面

General					
Device:	GW2A-18	Device Version:	C		
Part Number:	GW2A-LV18PG484C8/I7	Language:	Verilog 👻		
File Name:	dvi_tx	Module Name:	DVI_TX_Top		
Create In:	D:\proj\Gowin_DVI_TX_RefDesign\project\src\dvi_tx				

5. Options 选项卡

在"Colck Setting"选项卡中,用户需要配置 DVI TX 所使用时钟等参数信息。

图 4-5 Options 选项卡

Options					
Clock Setting					
Using External Clock					
TX Clock In Frequency: 40.000 🚔					
IO Setting					
TLVDS C ELVDS					
Generation Config					
☑ Disable I/O Insertion					

4.2 DVI RX IP 配置

1. 打开 IP Core Generator

用户建立工程后,单击左上角"Tools"选项卡,下拉单击"IP Core Generater"选项,即可打开 Gowin IP Core Generator,如图 4-6 所示。

图 4-6 打开 IP Core Generator

W GOWIN FPGA Designer - [Design Summary] File Edit Project Tools Window Help						
🗋 🗁 🗐 🎼 💡 Start	Page	22 & IB 🤹 🔡 🌫				
Process 🥳 Gowin Analyzer Oscilloscope						
Design Summ Schematic Viewer Jese Constrai		General				
		Project File:	D:\proj\Gowin_DVI_RX_RefDesign\project\dk_video.gprj			
FloorPlann 🕂 Progr	rammer	ynthesis Tool:	GowinSynthesis			
Timing Co 🔤 📷	Planner					
1 Sunthasing	ig Constraints Editor		Target Device			
Coptio	ons	Part Number:	GW2A-LV18PG484C8/I7			
Synthesis Report	E	Series:	GW2A			
Netlist File I Section 2		Device:	GW2A-18C			
		Package:	PBGA484			
		Speed Grade:	C8/I7			
		Core Voltage:	LV	_		
Design Durante Historych	T	Stort Dogo 🔽	Decise Summany			
Design Process Hierarch	y v	start Fage 🔊	Design summary			
Console				5×		
%						
Console Message						

2. 打开 DVI RX IP 核

单击"Multimedia"选项,双击"DVI RX",打开 DVI RX IP 核的配置界面,如图 4-7 所示。

图 4-7 打开 DVI RX IP 核



3. DVI RX IP 核端口界面

配置界面左侧为 DVI RX IP 核的接口示意图,如图 4-8 所示。

图 4-8 DVI RX IP 核接口示意图

		General				
		Device:	GW2A-18	Device Version:	С	
		Part Number:	GW2A-LV18PG484C8/I7	Language:	Verilog	
		File Name:	dvi_rx	Module Name:	DVI_RX_Top	
		Create In:	D:\proj\Gowin_DVI_RX_Re	fDesign\project\s	rc\dvi_rx	
l_rst_n	O_pil_phase[30]	Clock Setti	ing External Clock			
I_tmds_clk_n	O_rgb_dk	RX Clock I RX Clock (Phase Sea	n Frequency: 79,500 🗐 Dut Phase: 90 🗸 rch Mode: Auto V			
I_tmds_data_p[20]	O_rgb_de →	IO Setting				
l_tmds_data_n[20]	O_rgb_g[7:0] → O_rgb_b[7:0] →	Channel0 I Channel1 I Channel2 I	y Enable IO Delay Value: 0 + IO Delay Value: 0 + IO Delay Value: 0 +			
		Debug Set	tting			
		Simulat	ion Acceleration			
			C AP = 11			

4. 配置基本信息

在配置界面的上部分是工程基本信息配置界,以 GW2A-18C 为例,封装选择 PBGA484。Module Name 选项后面是工程产生后项层文件的名字,默认为 "DVI_RX_Top",用户可自行修改。"File Name"是 IP 核文件产生的文件夹,存放 DVI RX IP 核所需文件,默认为"dvi_rx",用户可自行修改路径。Create In 选项是 IP 核文件夹产 生路径,默认为"\工程路径\src\dvi_rx",用户可自行修改路径。

图 4-9 基本信息配置界面

General					
Device:	GW2A-18	Device Version:	C		
Part Number:	GW2A-LV18PG484C8/I7	Language:	Verilog 👻		
File Name:	dvi_rx	Module Name:	DVI_RX_Top		
Create In:	D:\proj\Gowin_DVI_RX_RefDesign\project\src\dvi_rx				

5. Options 选项卡

在"Colck Setting"选项卡中,用户需要配置 DVI RX 所使用时钟等参数信息。在"Data Setting"选项卡中,用户可以配置各通道延时参数信息。

图 4-10 Options 选项卡

Options
Clock Setting
Using External Clock
RX Clock In Frequency: 79.500 ≑
RX Clock Out Phase: 90 V
Phase Search Mode: Auto 🗸
IO Setting
IO Delay Enable
Channel0 IO Delay Value: 0
Channel1 IO Delay Value: 0 🜲
Channel2 IO Delay Value: 0
Debug Setting
Simulation Acceleration
Data Before Align Enable



本节主要介绍 DVI IP 的参考设计实例的搭建及使用方法。详细信息请参见高云半导体官 网给出的 DVI 相关*参考设计*。

5.1 设计实例一

本参考设计以 DK-VIDEO-GW2A18-PG484 开发板为例,参考设计基本结构框图如图 5-1 所示。DK-VIDEO-GW2A18-PG484 开发板相关信息参考 官方网站。



图 5-1 参考设计实例一基本结构框图

在参考设计实例一中,包含有 DVI RX IP 和 DVI TX IP,其步骤如下所示:

- 1. 在工程中已包含 EDID_PROM 模块,并已存入 128 Bytes 的 EDID 文件,推荐分辨率为 1280x768。
- 2. 通过 HDMI3 RX 接口利用 HDMI 线缆与电脑 PC 相连,电脑检测到连接到显示设备且识别 到 EDID 信息后,会输出 1280x768 分辨率的 DVI 格式视频。
- 3. 利用 DVI RX IP 模块,实现 DVI 的 TMDS 信号的解码,解码后的数据为并行视频数据。
- 4. 再利用 DVI TX IP 模块,将并行视频数据进行编码,编码为 TMDS 信号。
- 5. 然后通过 HDMI4 TX 接口输出,利用 HDMI 线缆与显示器相连,可以在显示器上显示电脑 输出的画面。

当参考设计应用于板级测试时,用户可将编码后信号输出给显示器显示,也可配合在线 逻辑分析仪或示波器对数据进行观测。

在参考设计提供的仿真工程中,以 bmp 位图作为测试激励源,tb 是仿真工程顶层模块。 可通过仿真后输出的图片作对比。

5.2 设计实例二

本参考设计以 DK-VIDEO-GW2A18-PG484 开发板为例,参考设计基本结构框图如图 5-2 所示。



图 5-2 参考设计实例二基本结构框图

在参考设计实例二中,只包含有 DVI TX IP,其步骤如下所示:

- 1. 由 50MHz 参考时钟产生 DVI TX IP 所需的像素时钟和串行时钟。
- 2. 由 Testpattern 模块输出 1280x720 分辨率的 DVI 格式视频。
- 3. 利用 DVI TX IP 模块,将并行视频数据进行编码,编码为 TMDS 信号。
- 4. 然后通过 HDMI4 TX 接口输出,利用 HDMI 线缆与显示器相连,可以在显示器上显示电脑 输出的画面。

当参考设计应用于板级测试时,用户可将编码后信号输出给显示器显示,也可配合在线 逻辑分析仪或示波器对数据进行观测。

在参考设计提供的仿真工程中,以 bmp 位图作为测试激励源,tb 是仿真工程顶层模块。 可通过仿真后输出的图片作对比。



Gowin DVI TX RX IP 交付文件主要包含三个部分,分别为:文档、设计源代码和参考设计。

6.1 文档

文件夹主要包含用户指南 PDF 文档。

表 6-1 文档列表

名称	描述
IPUG938,Gowin DVI TX RX IP 用户指南	高云 DVI TX RX IP 用户手册,即本手册。

6.2 设计源代码(加密)

加密代码文件夹包含 Gowin DVI TX RX IP 的 RTL 加密代码,供 GUI 使用,以配合高云 云源软件产生用户所需的 IP 核。

表 6-2 DVI TX 设计源代码列表

名称	描述
dvi_tx.v	IP 核顶层文件,给用户提供接口信息,加密。

表 6-3 DVI RX 设计源代码列表

名称	描述
dvi_rx.v	IP 核顶层文件,给用户提供接口信息,加密。

6.3 参考设计

Gowin DVI RX RefDesign 文件夹主要包含 Gowin DVI TX RX IP 的网表文件,用户参考 设计,约束文件、顶层文件及工程文件夹等。

名称	描述
video_top.v	参考设计的顶层 module
dk_video.cst	工程物理约束文件
dk_video.sdc	工程时序约束文件
dvi_tx	DVI TX IP 工程文件夹
dvi_tx.v	生成 DVI TX IP 顶层文件,加密
dvi_tx.vo	生成 DVI TX IP 网表文件
dvi_rx	DVI RX IP 工程文件夹
dvi_rx.v	生成 DVI RX IP 顶层文件,加密
dvi_rx.vo	生成 DVI RX IP 网表文件

表 6-4 Gowin DVI RX RefDesign 文件夹内容列表

Gowin DVI TX RefDesign 文件夹主要包含 Gowin DVI TX IP 的网表文件,用户参考设计,约束文件、顶层文件及工程文件夹等。

表 6-5 Gowin DVI TX RefDesign 文件夹内容列表

名称	描述
video_top.v	参考设计的顶层 module
dk_video.cst	工程物理约束文件
dk_video.sdc	工程时序约束文件
testpattern.v	参考设计文件
dvi_tx	DVI TX IP 工程文件夹
dvi_tx.v	生成 DVI TX IP 顶层文件,加密
dvi_tx.vo	生成 DVI TX IP 网表文件
gowin_rpll	锁相环工程文件夹
TMDS_rPLL.v	生成锁相环顶层文件

7_{附录}

7.1 DVI 和 HDMI 兼容性

HDMI(High Definition Multimedia Interface,高清多媒体接口),是在 DVI 的基础上发展起来的,继承了 DVI 的核心技术"最小化传输差分信号 TMDS",从本质上来说仍然是 DVI 的扩展,所以 HDMI 在除去音频和相关控制信号时,DVI 和 HDMI 在接口上具有兼容性。

7.2 DVI 针脚分配

DVI-D 连接器示意图及针脚分配。DVI 信号为单 link 时,不使用 TMDS 数据 3±, TMDS 数据 4±, TMDS 数据 5±。



图 7-1 DVI-D 连接器示意图

表 7-1 DVI-D 连接器针脚分配

针脚	信号定义
1	TMDS 数据 2-
2	TMDS 数据 2+
3	TMDS 数据 2/4 屏蔽

针脚	信号定义
4	TMDS 数据 4-
5	TMDS 数据 4+
6	DDC 时钟
7	DDC 数据
8	无连接
9	TMDS 数据 1-
10	TMDS 数据 1+
11	TMDS 数据 1/3 屏蔽
12	TMDS 数据 3-
13	TMDS 数据 3+
14	+5V 直流电源
15	接地(+5V回路)
16	热插拔检测
17	TMDS 数据 0-
18	TMDS 数据 0+
19	TMDS 数据 0/5 屏蔽
20	TMDS 数据 5-
21	TMDS 数据 5+
22	TMDS 时钟屏蔽
23	TMDS 时钟+
24	TMDS 时钟-

7.3 HDMI 针脚分配

A 类 HDMI 连接器示意图及针脚分配。

图 7-2 A 类 HDMI 连接器示意图



表 7-2 A 类 HDMI 连接器针脚分配		
针脚	信号定义	
1	TMDS 数据 2+	
2	TMDS 数据 2 屏蔽	
3	TMDS 数据 2-	
4	TMDS 数据 1+	
5	TMDS 数据 1 屏蔽	
6	TMDS 数据 1-	
7	TMDS 数据 0+	
8	TMDS 数据 0 屏蔽	
9	TMDS 数据 0-	
10	TMDS 时钟+	
11	TMDS 时钟屏蔽	
12	TMDS 时钟-	
13	CEC	
14	保留	
15	SCL	
16	SDA	
17	DDC/CEC Ground	
18	+5V 直流电源	
19	热插拔检测	

