


日期	版本	说明
2020/6/30	1.0	初始版本，支持FN32G封装。
2021/10/29	1.1	新增封装EQ144G、QN48G，内嵌FLASH； 更新Pin Definitions。
2022/1/20	1.2	新增封装QN32X、QN48X、LQ100G。 删除QN48G封装。
2022/10/20	1.2.1	更新Pin Definitions中的注释。
2023/5/4	1.2.2	更新Power页中FN32G/EQ144G/QN32X/QN48X的epad注释。 更新Pin Definition页中CLKHOLD_N的管脚说明。
2023/6/30	1.2.3	优化MODE0、MODE1、MODE2的管脚信息及其管脚定义的描述。

管脚名称	方向	说明
用户I/O管脚		
IO [End][Row/Column Number][A/B]	I/O	[End]提供管脚在器件中的位置信息，包括L(left) R(right) B(bottom) T(top)
		[Row/Column Number]提供管脚在器件中的具体行列位置信息，若[End]为T(top)或B(bottom)，则提供列信息，即管脚对应的CFU列数。若[End]为L(left)或R(right)，则提供行信息，即管脚对应的CFU行数
		[A/B]提供差分信号对信息
多功能管脚		
IO [End][Row/Column Number][A/B]/MMM		多功能管脚定义，/MMM表示在用户I/O功能的基础上有另外的一种或多种功能。当这些功能不使用的时 候，这些管脚可以用作用户I/O
D0	I/O	CPU模式下的数据端口D0
D1	I/O	CPU模式下的数据端口D1
D2	I/O	CPU模式下的数据端口D2
D3	I/O	CPU模式下的数据端口D3
D4	I/O	CPU模式下的数据端口D4
D5	I/O	CPU模式下的数据端口D5
D6	I/O	CPU模式下的数据端口D6
D7	I/O	CPU模式下的数据端口D7
WE_N	I	CPU模式下选择D[7: 0]的数据输入输出方向，"0"选择写入，"1"选择读出
DOUT	O	SERIAL模式下的数据输出
DIN	I, 内部弱上拉	SERIAL模式下的数据输入
TMS	I, 内部弱上拉	JTAG模式串行模式输入
TCK	I	JTAG模式串行时钟输入
TDO	O	JTAG模式串行数据输出
TDI	I, 内部弱上拉	JTAG模式串行数据输入
JTAGSEL_N	I, 内部弱上拉	恢复JTAG下载功能信号
RECONFIG_N	I, 内部弱上拉	全局复位GowinCONFIG逻辑信号，低电平有效
FASTRD_N	I	访问SPI FLASH方式选择信号，低电平表示Fast Read模式；高电平表示Read模式
DONE ^[1]	O	高电平表示成功完成编程配置 低电平表示未完成编程配置或编程配置失败
	I	DONE信号为低电平时，延迟芯片启动，直到DONE信号为高电平
READY ^[1]	I/O	高电平表示当前可以对器件进行编程配置 低电平表示无法对器件进行编程配置
MI	I	MSPI模式下MI
MO	O	MSPI模式下MO

管脚名称	方向	说明
MCS_N	O	MSPI模式下的使能信号MCS_N, 低电平有效
MCLK	O	MSPI模式下时钟输出MCLK, 默认频率为 2.5Mhz
SCLK	I	SSPI, SERIAL, CPU模式下的时钟输入
SO	O	SSPI模式下SO
SI	I/O	SSPI模式下SI
SSPI_CS_N	I/O	SSPI模式下的使能信号SSPI_CS_N, 低电平有效, 内部弱上拉
CLKHOLD_N	I, 内部弱上拉	在SSPI模式下, 高电平有效 在CPU模式下, 低电平有效
GCLKC_[x]	I	GCLKT_[x]的差分对比输入管脚, C(Comp), [x]是全局时钟序号 ^[2]
GCLKT_[x]	I	全局时钟输入管脚, T(True), [x]: 全局时钟序号
LPLL_C_fb/RPLL_C_fb	I	左边/右边PLL反馈输入管脚, C(Comp)
LPLL_T_fb/RPLL_T_fb	I	左边/右边PLL反馈输入管脚, T(True)
LPLL_C_in/RPLL_C_in	I	左边/右边PLL时钟输入管脚, C(Comp)
LPLL_T_in/RPLL_T_in	I	左边/右边PLL时钟输入管脚, T(True)
MODE2	I, 内部弱上拉	GowinCONFIG配置模式选择信号端口; 若该管脚标记为“VCCIO”, 表示该管脚内接电源; 若该管脚标记为“GND”, 表示该管脚内部接地
MODE1	I, 内部弱上拉	GowinCONFIG配置模式选择信号端口; 若该管脚标记为“VCCIO”, 表示该管脚内接电源; 若该管脚标记为“GND”, 表示该管脚内部接地
MODE0	I, 内部弱上拉	GowinCONFIG配置模式选择信号端口; 若该管脚标记为“VCCIO”, 表示该管脚内接电源; 若该管脚标记为“GND”, 表示该管脚内部接地
其他管脚		
NC	NA	预留未使用
VSS	NA	Ground管脚
VCC	NA	核电压供电管脚
VCCIO#	NA	I/O BANK#的I/O电压供电管脚
VCCX	NA	辅助电压供电管脚
注! [1] READY和DONE默认状态为open-drain输出, 内部弱上拉。在配置期间, DONE输出0。 [2]当输入是单端时,GCLKC_[x]所在管脚不是全局时钟管脚。		



注!

- [1]每个Bank还提供一个独立的参考电压 (VREF)。
- [2]用户可以选择使用IOB内置的VREF源 (等于 $0.5 \cdot V_{CCIO}$)。
- [3]用户也可选择外部的VREF输入 (使用Bank中任意一个IO管脚作为外部VREF输入)。

注！
 [1]该管脚内部接地。
 [2]该管脚内接VCCIO。

管脚名	功能	BANK	配置功能	差分Pair	FN32G	EQ144G	LQ100G	QN32X	QN48X
IOB10A	I/O	2	GCLKT_5	True_of_IOB10B		56	39		4
IOB10B	I/O	2	GCLKC_5	Comp_of_IOB10A		57	40		5
IOB11A	I/O	2	GCLKT_4	True_of_IOB11B	7	58	41	4	9
IOB11B	I/O	2	GCLKC_4	Comp_of_IOB11A	8	59	42	5	10
IOB12A	I/O	2		True_of_IOB12B		60			7
IOB12B	I/O	2		Comp_of_IOB12A		61	43		8
IOB13A	I/O	2		True_of_IOB13B		62			
IOB13B	I/O	2		Comp_of_IOB13A		63			
IOB14A	I/O	2		True_of_IOB14B		64	44		
IOB14B	I/O	2		Comp_of_IOB14A		65	45		
IOB15A	I/O	2		True_of_IOB15B		66			
IOB15B	I/O	2		Comp_of_IOB15A		67			
IOB16A	I/O	2		True_of_IOB16B		68	46		
IOB16B	I/O	2		Comp_of_IOB16A		69	47		
IOB17A	I/O	2		True_of_IOB17B		70	48		
IOB17B	I/O	2		Comp_of_IOB17A		71	49		
IOB18A	I/O	2		True_of_IOB18B					11
IOB18B	I/O	2		Comp_of_IOB18A					12
IOB19A	I/O	2		True_of_IOB19B		72	50		
IOB19B	I/O	2		Comp_of_IOB19A		75			
IOB2A	I/O	2		True_of_IOB2B	1	38	27		
IOB2B	I/O	2		Comp_of_IOB2A	2	39	28		
IOB3A	I/O	2		True_of_IOB3B	3	40	29		2
IOB3B	I/O	2		Comp_of_IOB3A		41	30		3
IOB4A	I/O	2		True_of_IOB4B		42			

注！

[1]该管脚内部接地。

[2]该管脚内接VCCIO。

管脚名	功能	BANK	配置功能	差分Pair	FN32G	EQ144G	LQ100G	QN32X	QN48X
I0B4B	I/O	2		Comp_of_I0B4A		43			
I0B5A	I/O	2		True_of_I0B5B		44	31		
I0B5B	I/O	2		Comp_of_I0B5A		45	32		
I0B6A	I/O	2		True_of_I0B6B		46			
I0B6B	I/O	2		Comp_of_I0B6A		47	33		
I0B7A	I/O	2		True_of_I0B7B		48	34		
I0B7B	I/O	2		Comp_of_I0B7A		49			
I0B8A	I/O	2		True_of_I0B8B		50	35		
I0B8B	I/O	2		Comp_of_I0B8A	6	51	36		
I0B9A	I/O	2		True_of_I0B9B		52			
I0B9B	I/O	2		Comp_of_I0B9A		54			
I0L10A	I/O	3		True_of_I0L10B		32	22		
I0L10B	I/O	3		Comp_of_I0L10A		34	23		
I0L2A	I/O	3	JTAGSEL_N	True_of_I0L2B		4	3	26	38
I0L2B	I/O	3		Comp_of_I0L2A		6	5	25	37
I0L3A	I/O	3		True_of_I0L3B		7			41
I0L3B	I/O	3		Comp_of_I0L3A		8		23	40
I0L4A	I/O	3		True_of_I0L4B		9			
I0L4B	I/O	3		Comp_of_I0L4A		10			
I0L5A	I/O	3	GCLKT_7	True_of_I0L5B	26	11	6	28	43
I0L5B	I/O	3	GCLKC_7	Comp_of_I0L5A	25	12	7	27	42
I0L6A	I/O	3	TMS	True_of_I0L6B	27	13	8	29	44
I0L6B	I/O	3	TCK	Comp_of_I0L6A	28	14	9	30	45
I0L6C	I/O	3	SCLK	True_of_I0L6D		15	10		
I0L6D	I/O	3	TDI	Comp_of_I0L6C	29	16	11	32	47

注！
 [1]该管脚内部接地。
 [2]该管脚内接VCCIO。

管脚名	功能	BANK	配置功能	差分Pair	FN32G	EQ144G	LQ100G	QN32X	QN48X
IOL6E	I/O	3	TDO	True_of_IOL6F	30	18	12	1	48
IOL6F	I/O	3	RECONFIG_N	Comp_of_IOL6E		20	14		
IOL6G	I/O	3	DONE	True_of_IOL6H		21	15		
IOL6H	I/O	3	READY	Comp_of_IOL6G		22	16		
IOL6I	I/O	3		True_of_IOL6J		23			
IOL6J	I/O	3		Comp_of_IOL6I		24			
IOL7A	I/O	3	GCLKT_6	True_of_IOL7B	31	25	17		
IOL7B	I/O	3	GCLKC_6	Comp_of_IOL7A	32	26	18		
IOL8A	I/O	3		True_of_IOL8B		27	19		
IOL8B	I/O	3		Comp_of_IOL8A		28	20		
IOL9A	I/O	3		True_of_IOL9B		29			
IOL9B	I/O	3		Comp_of_IOL9A		30			
IOR10A	I/O	1		True_of_IOR10B		78	55	8	
IOR10B	I/O	1		Comp_of_IOR10A		76	53		
IOR2A	I/O	1		True_of_IOR2B	16	106	73	16	23
IOR2B	I/O	1		Comp_of_IOR2A	15	104	72	17	24
IOR3A	I/O	1		True_of_IOR3B	14	102	70		
IOR3B	I/O	1		Comp_of_IOR3A		101	69		
IOR4A	I/O	1	RPLL_T_fb	True_of_IOR4B		100	68		
IOR4B	I/O	1	RPLL_C_fb	Comp_of_IOR4A		99	67		
IOR5A	I/O	1	GCLKT_2/RPLL_T_in	True_of_IOR5B		98	66	13	20
IOR5B	I/O	1	GCLKC_2/RPLL_C_in	Comp_of_IOR5A		97	65	14	21
IOR6A	I/O	1	MI/D7	True_of_IOR6B					
IOR6B	I/O	1	MO/D6	Comp_of_IOR6A					
IOR6C	I/O	1	MCS_N/D5	True_of_IOR6D					

注！
 [1]该管脚内部接地。
 [2]该管脚内接VCCIO。

管脚名	功能	BANK	配置功能	差分Pair	FN32G	EQ144G	LQ100G	QN32X	QN48X
IOR6D	I/O	1	MCLK/D4	Comp_of_IOR6C					
IOR6E	I/O	1	FASTRD_N/D3	True_of_IOR6F		92	64		
IOR6F	I/O	1	SI/D2	Comp_of_IOR6E		90	62		
IOR6G	I/O	1	SO/D1	True_of_IOR6H		88	61		
IOR6H	I/O	1	SSPI_CS_N/D0	Comp_of_IOR6G		87	60		
IOR6I	I/O	1	DIN/CLKHOLD_N	True_of_IOR6J		86	59		
IOR6J	I/O	1	DOUT/WE_N	Comp_of_IOR6I		85	58		
IOR7A	I/O	1	GCLKT_3	True_of_IOR7B	12	84	57	11	18
IOR7B	I/O	1	GCLKC_3	Comp_of_IOR7A	11	83	56	12	19
IOR8A	I/O	1		True_of_IOR8B		82		9	16
IOR8B	I/O	1		Comp_of_IOR8A		81		10	17
IOR9A	I/O	1		True_of_IOR9B		80			14
IOR9B	I/O	1		Comp_of_IOR9A		79			15
IOT10A	I/O	0		True_of_IOT10B		130	91		
IOT10B	I/O	0		Comp_of_IOT10A		129	90		
IOT11A	I/O	0		True_of_IOT11B		128	89		
IOT11B	I/O	0		Comp_of_IOT11A		126			
IOT12A	I/O	0		True_of_IOT12B		124	86		
IOT12B	I/O	0		Comp_of_IOT12A		123	85		
IOT13A	I/O	0		True_of_IOT13B		122			
IOT13B	I/O	0		Comp_of_IOT13A		121			
IOT14A	I/O	0		True_of_IOT14B	20	120	84	21	
IOT14B	I/O	0		Comp_of_IOT14A	19	119	83	20	
IOT15A	I/O	0		True_of_IOT15B		118	82		29
IOT15B	I/O	0		Comp_of_IOT15A		117	81		28

注！ [1]该管脚内部接地。 [2]该管脚内接VCCIO。									
管脚名	功能	BANK	配置功能	差分Pair	FN32G	EQ144G	LQ100G	QN32X	QN48X
IOT16A	I/O	0		True_of_IOT16B	18	116	80		
IOT16B	I/O	0		Comp_of_IOT16A	17	115	79		
IOT17A	I/O	0		True_of_IOT17B		114	78		27
IOT17B	I/O	0		Comp_of_IOT17A		113	77		26
IOT2A	I/O	0		True_of_IOT2B		3			
IOT2B	I/O	0	MODE0	Comp_of_IOT2A	GND ^[1]	144	GND ^[1]	GND ^[1]	GND ^[1]
IOT3A	I/O	0	MODE2	True_of_IOT3B	GND ^[1]	GND ^[1]	GND ^[1]	GND ^[1]	GND ^[1]
IOT3B	I/O	0	MODE1	Comp_of_IOT3A	GND ^[1]	143	100	VCCIO ^[2]	GND ^[1]
IOT4A	I/O	0		True_of_IOT4B	24	142	99		36
IOT4B	I/O	0		Comp_of_IOT4A	23	141	98		35
IOT5A	I/O	0		True_of_IOT5B		140	97		
IOT5B	I/O	0		Comp_of_IOT5A		139	96		
IOT6A	I/O	0		True_of_IOT6B		138			34
IOT6B	I/O	0		Comp_of_IOT6A		137			33
IOT7A	I/O	0		True_of_IOT7B		136	95		
IOT7B	I/O	0		Comp_of_IOT7A		135	94		
IOT8A	I/O	0		True_of_IOT8B		134			
IOT8B	I/O	0		Comp_of_IOT8A		133			
IOT9A	I/O	0		True_of_IOT9B	22	132	93		32
IOT9B	I/O	0		Comp_of_IOT9A	21	131	92		31
VCC	Power	N/A			9	1	25	2	1
VCC	Power	N/A				36	75	18	25
VCC	Power	N/A				73	1		
VCC	Power	N/A				108	51		
VCCIO0	Power	N/A				109	76	19	30

注！
 [1]该管脚内部接地。
 [2]该管脚内接VCCIO。

管脚名	功能	BANK	配置功能	差分Pair	FN32G	EQ144G	LQ100G	QN32X	QN48X
VCCIO0	Power	N/A				127	88		
VCCIO0/VCCIO1	Power	N/A			13				
VCCIO0/VCCIO3	Power	N/A							
VCCIO1	Power	N/A				77	54	7	13
VCCIO1	Power	N/A				91	71	15	22
VCCIO1	Power	N/A				103	63		
VCCIO2	Power	N/A			5	37	26	6	6
VCCIO2	Power	N/A				55	38		
VCCIO3	Power	N/A			4	5	4	24	39
VCCIO3	Power	N/A				19	21	31	46
VCCIO3	Power	N/A				31	13		
VSS	Ground	N/A			10	2	2	3	
VSS	Ground	N/A				35	24	22	
VSS	Ground	N/A				74	52		
VSS	Ground	N/A				107	74		
VSS	Ground	N/A				125	87		
VSS	Ground	N/A				89	37		
VSS	Ground	N/A				105			
VSS	Ground	N/A				53			
VSS	Ground	N/A				17			
VSS	Ground	N/A				33			
NC	N/A	N/A				93			
NC	N/A	N/A				94			
NC	N/A	N/A				95			
NC	N/A	N/A				96			

注！ [1]该管脚内部接地。 [2]该管脚内接VCCIO。									
管脚名	功能	BANK	配置功能	差分Pair	FN32G	EQ144G	LQ100G	QN32X	QN48X
NC	N/A	N/A				110			
NC	N/A	N/A				111			
NC	N/A	N/A				112			

GW1NR-1 FN32G封装电源供电要求			
名称	描述	最小值	最大值
VCC	核电压	1.14V	1.26V
VCCIO2、VCCIO3	I/O Bank电源电压	1.14V	3.6V
	使用FLASH时，VCCIO3给FLASH提供电压	1.71V	3.6V
VCCIO0/VCCIO1	I/O Bank电源电压，VCCIO1和VCCIO0内部短接在一起	1.14V	3.6V
注！ epad强烈推荐接地，但epad非必须接地。			
GW1NR-1 EQ144G/QN32X/QN48X封装电源供电要求			
名称	描述	最小值	最大值
VCC	核电压	1.14V	1.26V
VCCIO0、VCCIO2、VCCIO3	I/O Bank电源电压	1.14V	3.6V
VCCIO1	使用FLASH时，VCCIO1给FLASH提供电压	1.71V	3.6V
注！ epad强烈推荐接地，但epad非必须接地。			
GW1NR-1 LQ100G封装电源供电要求			
名称	描述	最小值	最大值
VCC	核电压	1.14V	1.26V
VCCIO0、VCCIO2、VCCIO3	I/O Bank电源电压	1.14V	3.6V
VCCIO1	使用FLASH时，VCCIO1给FLASH提供电压	1.71V	3.6V